基于FPGA的串行64B/66B编解码IP核设计与研究  

作　　者：庞志锋[1] 刘毅夫 安国臣[1] 王晓君[1] 

机构地区：[1]河北科技大学,河北石家庄050000

出　　处：《科技风》2018年第25期5-6,共2页

摘　　要：串行传输技术具有速度快,成本低的特点,被广泛应用于高速通信领域。在高速串行系统中,FPGA器件结合了可编程性和高速I/O的优点,实现了高速,稳定的数字通信。本文基于FPGA开发环境,在vivado开发平台上使用VHDL语言编程设计了64B/66B编解码的IP核,完成了关键模块的功能仿真验证,为高速串行传输系统提供了一种有效的设计方法,具有一定工程意义。

关 键 词：高速串行传输 VHDL 64B/66B编解码 IP核 

分 类 号：TP332.1[自动化与计算机技术—计算机系统结构]