层次化设计方法在存储器内建自测试上的应用  

Application of Hierarchical Design Method in Memory Built-in-self-test

作　　者：孙大成[1,2] SUN Da-cheng(No.38 Research Institute,CETC;Anhui Siliepoch Technology Co.,Ltd)

机构地区：[1]中国电子科技集团公司第38研究所 [2]安徽芯纪元科技有限公司

出　　处：《中国集成电路》2023年第4期21-24,共4页China lntegrated Circuit

摘　　要：本文简单介绍存储器内建自测试设计技术原理,针对具体的RTL实例,对自顶向下设计方法和层次化设计方法进行了比较。实例结果表明:层次化的设计方法在大型芯片的存储器内建自测试设计中,可以加速设计,减少设计迭代时间,大幅提高工作效率。This paper briefly introduces the principle of memory built-in-self-test design technology,and compares the top-down design method with the hierarchical design method for a specific RTL example.The results show that the hierarchical design method can speed up the design flow,reduce the time of design iteration and greatly improve the work efficiency of MemoryBIST design in large chips.

关 键 词：层次化设计 存储器内建自测试 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]