检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:朱志炜[1] 郝跃[1] 赵天绪[1] 张进城[1]
出 处:《固体电子学研究与进展》2003年第1期126-132,共7页Research & Progress of SSE
基 金:重点预先研究项目支持研究 (项目编号 :8.5 .3 .4)
摘 要:在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。Plasma processes have been the main processes in the manufacture of deep sub-micron MOS IC. So the plasma process-induced gate oxide damage has been one of the important limitations of yield and long-term reliability of MOS device. The mechanism of charging damage, edge damage and electron shading effect in the mass have been studied and finally several methods for reducing plasma damage are given
关 键 词:等离子体工艺 MOSFET 栅氧化层损伤 半导体器件 等离子体损伤 天线结构 集成电路
分 类 号:TN432[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.222