一种CPU芯片硬件验证调试平台的设计与实现  

Design and Implementation of a CPU Chip Hardware Test and Debug Platform

作　　者：李文[1] 王恒才[2] 唐志敏[1] 

机构地区：[1]中国科学院计算技术研究所,北京100080 [2]中国科学技术大学计算机科学与技术系,合肥230026

出　　处：《计算机研究与发展》2003年第6期884-888,共5页Journal of Computer Research and Development

基　　金：国家自然科学基金 ( 698962 5 0 1;699730 46);国家"八六三"高技术研究发展计划 ( 2 0 0 1AA11110 0 );中国科学院重大项目 (KGCX1 SW 0 9)

摘　　要：给出了CPU芯片硬件验证调试平台的一种具体设计方案 该验证调试平台在设计方法上采用了程序性在线测试方法 该平台构建了CPU芯片的运行环境 ,能够控制CPU芯片输入脉冲单拍 /多拍或连续运行 ,并且在CPU芯片的运行过程中可以监测CPU芯片内部寄存器的内容 该平台的实现不仅有益于CPU芯片的设计和调试 。A scheme of CPU chip hardware test and debug platform is presented in this paper. Program test approach is adopted in the design. This platform implements the operating environment of CPU chip. It can control the numbers of CPU chip master clock and get the contents of any register in CPU chip, while CPU chip is running. The platform is not only beneficial to the design and debugging of CPU chip, but also convenient to a teaching system of CPU chip design and an embedded system developing platform.

关 键 词：CPU芯片 激励测试 边界扫描测试 程序性测试 FPGA 

分 类 号：TP306[自动化与计算机技术—计算机系统结构]