李文

作品数：6被引量：23H指数：3
导出分析报告
供职机构：中国科学院计算技术研究所更多>>
发文主题：可测试性设计低功耗FPGACPU芯片边界扫描测试更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《微电子学与计算机》《计算机研究与发展》《计算机工程》《计算机工程与科学》更多>>
所获基金：国家高技术研究发展计划国家自然科学基金北京市自然科学基金国家重点基础研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-6
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种高性能北桥芯片的设计及性能分析被引量：1
《计算机研究与发展》2007年第9期1501-1509,共9页曾洪博 胡明昌 李文 蔡飞 唐志敏 
国家"九七三"重点基础研究发展规划基金项目(2005CB321600);国家自然科学基金项目(60673146;60603049);国家杰出青年科学基金项目(60325205);国家"八六三"高技术研究发展计划基金项目(2006AA010201);中国科学院计算技术研究所知识创新课题基金项目(20056240);北京市自然科学基金项目(4072024)
计算机系统整体性能的提高不仅仅依赖于处理器计算能力的提升也需要高性能芯片组的有力支持.芯片组承担着CPU和外围设备通信的重任,而且目前大多数系统中采用把内存控制器集成在北桥中的方法,这更加突出了北桥在访存性能以至于在整个系...
关键词：北桥 芯片组 龙芯2处理器 内存控制器 PCI 
一种处理器系统接口部件的设计与实现
《计算机工程与科学》2006年第5期118-121,共4页李文 郇丹丹 高翔 唐志敏 
中国科学院重大项目基金(KGCX1-SW-09);国家863计划资助项目(2001AA111100;2002AA110010)
本文给出了一种处理器系统接口部件的具体设计方案。该接口部件通过使用Split读和片外Cache来提高处理器的性能。测试结果表明,Split读和片外Cache能够以比较低的代价使处理器性能得到很大提高。
关键词：处理器系统接口 split读 片外Cache 
一种减少内存访问延时的方法被引量：6
《计算机工程》2006年第3期242-244,共3页李文 唐志敏 
中国科学院重大基金资助项目(KGCX1-SW-09);国家"863"计划基金资助项目(2001AA111100;2002AA110010)
提出了一种减少内存访问延时的方法。该方法通过使用bank访问历史表中的信息来指导进行预充电的合理时机,以此来达到减少内存访问延时的目的。实验结果表明,该方法能够明显减少内存的访问延时。
关键词：SDRAM OPEN PAGE 预充电 
一种CPU芯片硬件验证调试平台的设计与实现被引量：11
《计算机研究与发展》2003年第6期884-888,共5页李文 王恒才 唐志敏 
国家自然科学基金 ( 698962 5 0 1;699730 46);国家"八六三"高技术研究发展计划 ( 2 0 0 1AA11110 0 );中国科学院重大项目 (KGCX1 SW 0 9)
给出了CPU芯片硬件验证调试平台的一种具体设计方案 该验证调试平台在设计方法上采用了程序性在线测试方法 该平台构建了CPU芯片的运行环境 ,能够控制CPU芯片输入脉冲单拍 /多拍或连续运行 ,并且在CPU芯片的运行过程中可以监测CPU芯片...
关键词：CPU芯片 激励测试 边界扫描测试 程序性测试 FPGA 
系统芯片中低功耗测试的几种方法被引量：3
《微电子学与计算机》2002年第10期20-23,共4页蒋敬旗 周旭 李文 范东睿 
国家863计划项目(2001AA111070)
在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域。在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多。测试期间的功耗会引发系统成本上升,可靠性降低,成品率下降...
关键词：系统芯片 低功耗 集成电路测试 可测试性设计 
可测试性设计中的功耗优化技术被引量：2
《贵州工业大学学报（自然科学版）》2002年第4期1-7,共7页蒋敬旗 李文 周旭 范东睿 
国家 8 63研究项目 (2 0 0 1AA1110 70 )
降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗会引发成本增加 ,可靠性降低 ,成品率下降。首先介绍低功...
关键词：可测试性设计 功耗优化 低功耗 测试 超大规模集成电路 芯片设计 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部