王恒才

作品数：3被引量：13H指数：1
导出分析报告
供职机构：中国科学技术大学计算机科学与技术学院更多>>
发文主题：FPGACPU芯片边界扫描测试硬件验证测试系统更多>>
发文领域：自动化与计算机技术文化科学更多>>
发文期刊：《计算机工程与应用》《小型微型计算机系统》《计算机研究与发展》更多>>
所获基金：国家自然科学基金国家高技术研究发展计划安徽省自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于可编程器件的实验平台设计与实现被引量：1
《计算机工程与应用》2006年第34期86-88,121,共4页纪金松 时正 王恒才 
中国科学技术大学高水平大学教学实验室建设基金。
描述了基于可编程器件的实验平台的功能——多模式可配置、支持新总线实验等,并给出了具体的软硬件设计方案和实现技术,详细描述了系统配置技术、时钟控制技术、总线处理技术和相应的软件设计技术等。该平台能够作为接口和可编程逻辑教...
关键词：CPLD FPGA PCI USB 接口 驱动设计 8088 监控调试 实验平台 
微处理器测试系统设计被引量：1
《小型微型计算机系统》2003年第8期1555-1558,共4页关国梁 李曦 王恒才 赵振西 
国家自然科学基金 ( 60 2 73 0 42 )资助 ;安徽省自然科学基金 ( 0 3 0 42 10 1)资助
为了保证微处理器芯片设计的正确性 ,需要进行大量的仿真和测试 ,因此需要一个微处理器测试系统 ,以实现微处理芯片功能的测试和调试 .本文分析了微处理器测试系统的功能。
关键词：微处理器功能测试 测试系统 软硬件协同设计 
一种CPU芯片硬件验证调试平台的设计与实现被引量：11
《计算机研究与发展》2003年第6期884-888,共5页李文 王恒才 唐志敏 
国家自然科学基金 ( 698962 5 0 1;699730 46);国家"八六三"高技术研究发展计划 ( 2 0 0 1AA11110 0 );中国科学院重大项目 (KGCX1 SW 0 9)
给出了CPU芯片硬件验证调试平台的一种具体设计方案 该验证调试平台在设计方法上采用了程序性在线测试方法 该平台构建了CPU芯片的运行环境 ,能够控制CPU芯片输入脉冲单拍 /多拍或连续运行 ,并且在CPU芯片的运行过程中可以监测CPU芯片...
关键词：CPU芯片 激励测试 边界扫描测试 程序性测试 FPGA 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部