低抖动

作品数：255被引量：330H指数：7
导出分析报告
相关领域：电子电信更多>>
相关作者：任俊彦党钊陈骥张雄军王超更多>>
相关机构：中国工程物理研究院电子科技大学西北核技术研究所东南大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项江苏省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学与计算机x
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种低抖动电流模自偏置锁相环设计被引量：1
《微电子学与计算机》2023年第9期75-82,共8页曾勇 李海松 尹飞 
基于28 nm CMOS工艺,设计了一款新型电流模自偏置锁相环.重点分析了电荷泵、电压转电流(V-I)模块、电流型数模转换器(Digital to Analog Converter,DAC)及电流控制振荡器(Current-Controlled Oscillator,CCO)的电路设计和功能.采用电流...
关键词：锁相环 自偏置 电流模 低抖动 
面向低抖动GPU像素Cache的像素写合并缓冲技术
《微电子学与计算机》2019年第7期93-97,共5页张淑 田泽 郑新建 张骏 许宏杰 王维 
十三五预研项目(31513010202);核高基重大专项(2016ZX01012101-004)
图形处理器像素Cache访问时抖动发生频繁,很大程度的影响了图形处理器的性能.通过研究图形处理器中多数据流处理的并行化特征,提出了一种像素写合并缓冲技术,在数据写入像素Cache前,根据地址对像素进行合并后再对Cache进行访问,能够减少...
关键词：Cache抖动 像素缓冲 数据合并 图形处理器 
基于级联结构的低抖动小数分频频率综合器研究被引量：5
《微电子学与计算机》2019年第1期90-94,共5页冯向明 曲明 刘林海 
为了更好的抑制由差分积分调制器(DSM,Delta-sigma modulator)引起的量化噪声、降低小数分频时钟源的时钟抖动,本文提出了一种基于双锁相环级联的抖动消除技术.通过前级整数分频锁相环的倍频提升后级小数分频锁相环DSM的工作频率,抑制...
关键词：低抖动 级联 双环锁相环 量化噪声 
一种具有共模反馈的低抖动LVDS驱动器被引量：1
《微电子学与计算机》2011年第1期42-45,共4页李伟伟 刘辉华 徐小良 
LVDS即低压差分信号,因其固有的优点在对信号完整性及共模特性要求较高的系统中得到了越来越广泛的应用.由于非理想传输线和焊盘寄生效应的影响,输出波形有抖动且共模电压无法稳定.设计的LVDS驱动器采用一种新型预加重技术,通过引入高...
关键词：低压差分信号 驱动器 低抖动 稳定共模电压 
一种高速输出低抖动的全数字锁相环被引量：2
《微电子学与计算机》2008年第12期25-28,共4页汪诚 徐明菊 曾红军 James Wu 解光军 
安徽省优秀青年科技基金(06042086)
提出了一种以小数分频锁相环作为数控振荡器的全数字锁相环架构.该设计具有输出频率高,抖动小等优点.该设计在UMC0.13μm CMOS工艺中实现,版图面积为0.2mm2,最高输出频率可以达到1GHz以上,测量的输出时钟抖动RMS值为32.36ps.
关键词：全数字锁相环 小数分频锁相环 锁相环 数控振荡器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部