时钟布线

作品数：20被引量：29H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：严晓浪李芝燕刘毅蔡懿慈洪先龙更多>>
相关机构：清华大学杭州电子工业学院浙江大学复旦大学更多>>
相关期刊：《微电子学》《北京大学学报（自然科学版）》《电子学报》《微纳电子技术》更多>>
相关基金：国家自然科学基金国家重点基础研究发展计划“九五”国家科技攻关计划国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 作者=李芝燕x
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向延迟和面积平衡的时钟网变线宽算法
《计算机研究与发展》2000年第8期969-978,共10页李芝燕 严晓浪 孙玲玲 
国家"九五"重点攻关项目;国防科工委跨行业基金
在深亚微米下 ,变线宽技术是互连线优化的一种有效方法 .针对时钟网布线 ,提出一种分布优化时延、面积和时钟偏差的变线宽算法 ,其中各阶段的优化是有机结合的 .首先 ,提出一种基于敏感度的方法优化互连线树的延迟 ;而后在满足延迟约束...
关键词：变线宽 时钟布线 时钟偏差 VLSI 制造工艺 
高速多级时钟网布线被引量：6
《Journal of Semiconductors》2000年第3期290-297,共8页李芝燕 严晓浪 
国家九五攻关项目!( 95-73 8-0 1 -0 8)
提出了一种新的加载缓冲器的时钟布线算法 .该算法根据时钟汇点的分布情况 ,在时钟布线之前对缓冲器进行预先布局 ,并将时钟树的拓扑生成及实体嵌入和层次式的缓冲器布局方法有机结合起来 ,使布线情况充分反映缓冲器对时钟网结构的影响 ...
关键词：时钟布线 版图设计 VLSI 集成电路 
一种有效的变线宽时钟布线算法
《微电子学》1999年第3期164-168,共5页李芝燕 严晓浪 
国家攻关资助
针对时钟布线提出了一种有效的变线宽算法。该算法通过对时钟树中各树枝延迟敏感度的分析，选择总体最优的连线进行变线宽处理，使得时钟树的路径延迟最小化。在延迟优化后，为了使时钟偏差小于给定的约束，通过变线宽对各时钟汇点的延...
关键词：计算机辅助设计 变线宽 IC 时钟网布线 
一种层次式加载BUFFER的时钟网布线
《电路与系统学报》1999年第2期23-29,共7页李芝燕 潘云鹤 姚丽红 严晓浪 
国家"九五"攻关项目资助
多级时钟树构造是解决时钟布线问题的关键。本文提出一种新的层次式布线策略，它将拓扑生成。绕障碍DME及BUFFER定位同时进行考虑，避免了布线的盲目性，减少了后处理工作。首先，对时钟汇点进行层次式均匀划分，在各个局部区域同时进...
关键词：时钟布线 DME嵌入 BUFFER定位 IC CAD 
一种多级的零偏差时钟布线被引量：1
《电子学报》1998年第2期95-98,共4页李芝燕 严晓浪 郑宁 
时钟布线是设计高性能ＶＬＳＩ系统的重要一环。本文提出了一种新的多级零偏差时钟布线算法，首先，我们提出了一种基于加权选择的单级时钟树生成算法。在该算法中，基于均衡原则，对各时钟汇点的负载电容、各时钟子树的延迟时间以及它...
关键词：时钟布线 时钟偏差 零偏差 VLSI IC 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部