时钟抖动

作品数：168被引量：275H指数：9
导出分析报告
相关领域：电子电信更多>>
相关作者：吴义华朱樟明王砚方丁瑞雪何正淼更多>>
相关机构：电子科技大学西安电子科技大学中国科学技术大学华为技术有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 学科=自动化与计算机技术—计算机科学与技术x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
宽带信号采集与大数据量传输系统设计与研究
《电子制作》2019年第13期7-9,共3页陈羽 张君 董国正 孙昊 顾琦炜 
针对宽带信号采集与大数据量传输的实际需求,设计了一款基于高速ADC芯片EV10AQ190、FPGA芯片XC7V690T、存储器芯片DDR3、光电转换模块等的宽带采集与传输系统,解决了多片高速ADC同步采集、大量高速数据吞吐等关键问题,通过工程实测,验...
关键词：宽带采集 时钟抖动 大数据量 传输 
一种应用于TDC的低抖动延迟锁相环电路设计被引量：6
《电子学报》2017年第2期452-458,共7页吴金 张有志 赵荣琦 李超 郑丽霞 
江苏省自然科学基金(No.BK2012559);中央高校基本科研业务费专项资金资助;江苏省普通高校研究生科研创新计划资助项目(No.SJLX15_0098)
本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS...
关键词：延迟锁相环 时间数字转换器 静态相位误差 宽动态范围 时钟抖动 
基于数据转换跟踪环的时钟抖动测试算法
《计算机工程》2011年第1期268-269,272,共3页李欣未 沈雷 赵知劲 
提出基于数据转换跟踪环的光通信时钟抖动的测试算法。根据抖动测试模型推导得到等效基带相位模型,给出抖动测试误差幅度的表达式,说明抖动测试幅度与环路滤波器增益、抖动源幅度和抖动源频率有关。FPGA定点仿真表明,抖动测试误差幅度...
关键词：抖动误差测试 数据转换跟踪环 光通信 
高速ADC时钟抖动及其影响的研究被引量：6
《微型机与应用》2011年第2期85-88,共4页胡智宏 廖旎焕 
从ADC的输入信号及时钟源的自身参数着手,主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC信噪比的影响,根据ADC手册数据提供的信息给出了时钟抖动的计算方法,并对计算结果和实际测量结果进行分析比较,进一步提出了减少时钟抖...
关键词：时钟抖动 SNR 频率 
一种基于FPGA的真随机数生成器的设计被引量：14
《华中科技大学学报（自然科学版）》2009年第1期73-76,共4页霍文捷 刘政林 陈毅成 邹雪城 
国家高技术研究发展计划资助项目(2006AA01Z226);湖北省自然科学基金资助项目(2006ABA080);新世纪优秀人才支持计划资助项目(NCET-07-0328)
针对当前真随机数生成器(TRNG)中存在资源开销大、可移植性差的问题,设计了一种利用数字电路时钟抖动以及相位漂移工作的TRNG.TRNG以多组反相器振荡环路作为随机源,使用线性反馈移位寄存器(LFSR)实现后处理.在Xilinx Spartan3平台的测...
关键词：密码学 真随机数生成器 现场可编程门阵列 振荡环 时钟抖动 相位漂移 
信号串扰对高速模数转换器性能影响的分析被引量：1
《数据采集与处理》2008年第4期486-491,共6页孙磊 安建平 武岩波 
基于实际电路的模数转换系统建立性能分析模型,分析电路信号串扰对转换时钟的干扰,并对转换时钟在信号串扰和噪声影响下的模数转换性能进行研究,推导出有信号串扰时的时钟抖动的模数转换解析表达式,证明转换结果含有和串扰信号频率相关...
关键词：模数转换器 时钟抖动 信噪比 电路噪声 
基于Rocket IO的高速串行数据传输
《电信技术研究》2006年第4期59-63,共5页石伟宏 蔡骞 
本文介绍了Virtexll Pro系列FPCA内嵌的Rocket IO模块，以及其在高速串行数据传输中的硬件实现及应用。所有实现均基于FPGA集成的Rocket IO模块，采用差分或单端输入参考时钟、8B／10B编码、预加重处理等，实现了单个通道的高速互连。...
关键词：ROCKET IO 时钟抖动 差分线 眼图 
高速交换机设计中的信号完整性问题被引量：2
《计算机工程》2006年第10期237-239,242,共4页李楠 刘琼 吴志美 
国家自然科学基金资助项目(60472076)
高速通信设备的信号完整性问题至关重要。该文基于一款3层交换机的设计实现,分析讨论了信号完整性中的主要问题,如电源分配系统噪声、时钟抖动、传输延迟、传输线阻抗等,并根据实践结果总结了相应的解决办法。
关键词：信号完整性 电源噪声 时钟抖动 阻抗 
时钟抖动对ADC变换性能影响的仿真与研究被引量：14
《中国科学技术大学学报》2005年第1期66-73,共8页杨小军 陈曦 张庆民 
从理论上分析了时钟抖动(clock jitter)对模数变换器(analog to digital con verter,ADC)的信噪比和无伪波动态范围(spurious free dynamic range,SFDR)等指标的影响.使用Labview在计算机上建立ADC仿真系统,并用 Analog Devices公司的AD...
关键词：时钟抖动 ADC 信噪比 无伪波动态范围 
利用时钟再生技术进行的极端信号调整
《世界电子元器件》2004年第6期47-49,共3页David Green 
在时钟冗余系统中,FailSafe的作用是在基准时钟脉冲源消失的情况下简化开关操作并维持时钟的存在.试验室分析表明FailSafe架构能够在原有应用范围的基础上自然地扩展到用于对付严重的时钟修整问题.保持同步自然是必需的,而FailSafe也能...
关键词：FaiSafe 时钟再生 极端信号调整 时钟抖动 BAJA PLL 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部