现场可编程门阵列

作品数：5423被引量：14779H指数：30
导出分析报告
相关领域：电子电信更多>>
相关作者：来金梅杨海钢童家榕李文昌于芳更多>>
相关机构：电子科技大学西安电子科技大学中国科学院大学中国科学院更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中央高校基本科研业务费专项资金国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=计算机工程x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA误差可控的浮点运算加速器研究
《计算机工程》2024年第5期291-297,共7页关明晓 刘嘉堃 张鸿锐 何安平 
浮点运算是高性能计算(HPC)领域的基础运算。在大数据与云计算的背景下,高性能计算平台需要处理的数据量与日俱增,而且浮点数的舍入误差在大规模、长时程的运算中会产生累积,因此,在提升浮点运算性能的同时保证计算结果的可靠性非常重...
关键词：现场可编程门阵列 浮点运算加速器 可控误差 异构系统 高可靠性 
混合精度频域卷积神经网络FPGA加速器设计被引量：1
《计算机工程》2023年第12期1-9,共9页陈逸 刘博生 徐永祺 武继刚 
国家自然科学基金(62072118)。
深度卷积神经网络具有模型大、计算复杂度高的特点,难以部署到硬件资源有限的现场可编程门阵列(FPGA)中。混合精度卷积神经网络可在模型大小和准确率之间做出权衡,从而为降低模型内存占用提供有效方案。快速傅里叶变换作为一种快速算法...
关键词：卷积神经网络 硬件加速器 频域 混合精度 现场可编程门阵列 
基于帧间数据复用的稀疏CNN加速器设计
《计算机工程》2023年第12期55-62,70,共9页洪起润 王琴 
国家重点研发计划(2018YFA0701500)。
卷积神经网络(CNN)被广泛应用于目标检测等任务场景中。然而,传统的CNN加速器只对单帧图像进行加速处理,没有对视频任务中连续帧之间存在的数据冗余特性进行加速处理。目前利用帧间数据复用的CNN加速器存在稀疏度低、模型规模大以及计...
关键词：卷积神经网络 低精度量化 帧间数据复用 Winograd算法 加速器 现场可编程门阵列 
用于IToF传感器的极低功耗RISC-V专用处理器设计被引量：4
《计算机工程》2022年第9期146-154,共9页黄正伟 刘宏伟 徐渊 
广东省企业科技特派员项目“基于PVDF信号的睡眠人体生命体征算法”(GDKTP2020031800)。
IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针...
关键词：光电传感器 硬件加速器 专用处理器 第五代精简指令集架构 现场可编程门阵列 
基于微服务架构FPGA云平台的并发请求调度机制被引量：3
《计算机工程》2022年第7期206-213,共8页奚智雯 蔡晶晶 阳文敏 柴志雷 
国家自然科学基金(61972180)。
基于微服务架构的现场可编程门阵列(FPGA)云平台在被大规模推广后积累了许多用户。针对FPGA云平台存在大量用户并发请求的问题,建立一种基于优先级调度的自定义参数响应指数计算模型。将5个请求关键影响因素作为自定义参数,采用层次分...
关键词：微服务架构 现场可编程门阵列 并发请求 服务质量 云计算 优先级调度 
基于FPGA的量化CNN加速系统设计被引量：3
《计算机工程》2022年第3期170-174,196,共6页巩杰 赵烁 何虎 邓宁 
国家重点研发计划(2016YFA0201800)。
深度卷积神经网络(CNN)模型中卷积层和全连接层包含大量卷积操作,导致网络规模、参数量和计算量大幅增加,部署于CPU/GPU平台时存在并行计算性能差和不适用于移动设备环境的问题,需要对卷积参数做量化处理并结合硬件进行加速设计。现场...
关键词：卷积神经网络 动态定点量化 硬件加速 现场可编程门阵列 模型压缩 
基于OpenCL的3DES算法FPGA加速器被引量：7
《计算机工程》2021年第12期147-155,162,共10页吴健凤 郑博文 聂一 柴志雷 
国家自然科学基金(61972180);数学工程与先进计算国家重点实验室开放基金(2018A04)。
在数字货币、区块链、云端数据加密等领域,传统以软件方式运行的数据加解密存在计算速度慢、占用主机资源、功耗高等问题,而以Verilog/VHDL等方式实现的现场可编程门阵列(FPGA)加解密系统又存在开发周期长、维护升级困难等问题。针对3DE...
关键词：OpenCL框架 现场可编程门阵列 加解密算法 3DES算法 流水并行结构 
基于FPGA模拟的阻变神经网络加速器评估方法被引量：2
《计算机工程》2021年第12期209-214,共6页石永泉 景乃锋 
国家自然科学基金(61772331)。
基于阻变器件的存算一体神经网络加速器需在架构设计初期进行仿真评估,确保神经网络精度符合设计要求,但传统阻变神经网络加速器的软件模拟器运行速度较慢,难以应对大规模网络的架构评估需求。为加快仿真评估速度,设计一种基于现场可编...
关键词：神经网络加速器 存算一体 现场可编程门阵列 忆阻器 模拟器 深度神经网络 
一种改进的实时半全局立体匹配算法及硬件实现被引量：8
《计算机工程》2021年第9期162-170,共9页赵晨园 李文新 张庆熙 
国家自然科学基金(61125101);中国载人航天工程重大专项(RWZY640601)。
在基于现场可编程门阵列的实时立体匹配系统中,Census变换算法针对特定区域的误匹配率较高。为提高匹配精度,提出一种具有高并行性流水线结构的实时半全局立体匹配算法并进行硬件实现。将改进的Tanimoto距离和带权重4方向的梯度绝对值...
关键词：现场可编程门阵列 立体匹配 Census变换 Tanimoto距离 实时半全局匹配 
轻量化神经网络加速器的设计与实现被引量：9
《计算机工程》2021年第9期185-190,196,共7页黄瑞 金光浩 李磊 姜文超 宋庆增 
广东省自然科学基金(2018A030313061);广东省科技计划项目(2017B010124001,201902020016,2019B010139001)。
针对以MobileNet为代表的轻量化卷积网络,基于现场可编程门阵列平台设计网络加速器。通过优化DW、PW轻量化模块并实现常用的卷积、ReLU等功能模块,满足神经网络加速器低功耗、低时延的要求,同时基于指令设计使加速器支持MobileNet及各...
关键词：硬件加速 模型压缩 轻量化神经网络 现场可编程门阵列 并行计算 
全选清除导出
共16页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部