硬件加速器

作品数：174被引量：279H指数：7
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：张多利杜高明宋宇鲲马艳华李丽更多>>
相关机构：英特尔公司南京大学合肥工业大学国防科学技术大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点实验室开放基金北京市自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向点云识别的最近邻搜索硬件加速器
《合肥工业大学学报(自然科学版)》2025年第2期179-184,共6页陈立 李桢旻 马宇晴 
国家重点研发计划资助项目(2018YFB2202604);安徽省高校协同创新资助项目(GXXT-2019-030)。
动态图卷积神经网络(dynamic graph convolutional neural network,DGCNN)作为点云识别主流算法之一,主要由边缘卷积层构成,而最近邻搜索操作占据边缘卷积层63%的计算时间。文章针对现有的最近邻搜索加速器准确率较低、速度较慢的问题,...
关键词：最近邻搜索 硬件加速器 边缘卷积 双调排序 曼哈顿距离 
高性能YOLOv3-tiny嵌入式硬件加速器的混合优化设计
《半导体技术》2025年第1期55-63,共9页谭会生 肖鑫凯 卿翔 
湖南省学位与研究生教学改革研究项目(2022JGYB183)。
为解决在嵌入式设备中部署神经网络受算法复杂度、执行速度和硬件资源约束的问题,基于Zynq异构平台,设计了一个高性能的YOLOv3-tiny网络硬件加速器。在算法优化方面,将卷积层和批归一化层融合,使用8 bit量化算法,简化了算法流程;在加速...
关键词：YOLOv3-tiny网络 异构平台 硬件加速器 动态配置架构 硬件混合优化 数据复制上采样 
面向大规格矩阵协方差运算的高性能硬件加速器设计
《电子与封装》2024年第12期64-70,共7页陈铠 刘传柱 冯建哲 滕紫珩 李世平 傅玉祥 李丽 何国强 
国家自然科学基金企业创新发展联合基金重点项目(U21B2032)。
随着雷达系统向多通道、高带宽方向发展,大规格矩阵带来的协方差运算实时性问题限制了空时二维自适应处理(STAP)技术在先进机载雷达平台上的应用。提出了一种高性能硬件加速器设计方法,旨在满足日益增长的大规格矩阵协方差处理需求,同...
关键词：协方差 硬件加速器 流水计算 乘累加树 乒乓存储 
高能效低延迟的BNN硬件加速器设计
《合肥工业大学学报（自然科学版）》2024年第12期1655-1661,共7页周培培 杜高明 李桢旻 王晓蕾 
国家重点研发计划资助项目(2018YFB2202604);安徽省高校协同创新资助项目(GXXT-2019-030)。
针对二值化神经网络(binary neural network,BNN)硬件设计过程中大量0值引发计算量增加以及BNN中同一权值数据与同一特征图数据多次重复运算导致计算周期和计算功耗增加的问题,文章分别提出全0值跳过方法和预计算结果缓存方法,有效减少...
关键词：二值化神经网络(BNN) 权值共享 重复运算 现场可编程门阵列(FPGA) 硬件加速器 
高能效视觉SLAM硬件加速器设计
《集成电路与嵌入式系统》2024年第11期51-59,共9页齐修远 刘野 郝爽 周军 
随着计算机视觉技术的不断迭代和发展,以计算机视觉技术为核心的智能应用和设备逐渐在人们的日常生活和工作中扮演越来越重要的角色。其中,基于视觉的同步定位与建图技术(Simultaneous Localization and Mapping,SLAM)在机器人、无人机...
关键词：视觉SLAM 领域专用芯片 硬件加速器 机器人 
机器人AI芯片设计技术综述
《集成电路与嵌入式系统》2024年第11期60-77,共18页郜锦阳 樊震东 包敏杰 王珂 李瑞峰 康鹏 
江淮前沿技术协同创新中心追梦基金课题(2023-ZM01Z026)。
机器人+人工智能将引领新智能技术变革,人工神经网络在机器人感知方面应用潜力巨大。然而,AI算法日益复杂、CPU等通用处理器能效瓶颈问题突出,传统处理芯片无法有效适配大规模神经网络的推理计算任务。近年来,机器人AI芯片凭借高算力、...
关键词：机器人 人工神经网络 人工智能芯片 软硬件协同设计 硬件加速器 
FPGA平台上动态硬件重构的Winograd神经网络加速器
《计算机工程与应用》2024年第22期323-334,共12页梅冰笑 滕文彬 张弛 王文浩 李富强 苑福利 
国家电网公司总部科技项目(5700-202119266A-0-0-00)。
为解决卷积神经网络在FPGA平台上进行硬件加速时存在的资源利用率低和资源受限问题,提出了一种基于FPGA动态部分重构技术和Winograd快速卷积的卷积神经网络加速器。该加速器通过运行时硬件重构对FPGA片上资源进行时分复用,采用流水线方...
关键词：卷积神经网络 动态部分硬件重构 现场可编程门阵列(FPGA) 硬件加速器 Winograd快速卷积 
IR-GCN:二值图卷积神经网络推理加速器
《高技术通讯》2024年第10期1024-1035,共12页于启航 文渊博 杜子东 
国家重点研发计划(2022YFB4501601);国家自然科学基金(62222214,61925208,U19B2019,U22A2028);中国科学院稳定支持基础研究领域青年国家团队计划(YSBR-029)资助项目。
针对图卷积神经网络(GCN)中数据规模庞大、不适合边缘端低功耗处理器高效推理计算的问题,本文提出一种将新型二值数据量化算法(IR-Net)应用于GCN模型推理计算的方法,并设计了对应的硬件加速器IR-GCN。同时,针对计算过程中工作负载分布...
关键词：图卷积神经网络(GCN) 二值神经网络(BNN) 硬件加速器 
一种基于PYNQ的神经网络加速系统被引量：1
《电子设计工程》2024年第17期16-21,共6页赖嘉伟 魏洪健 孙科学 王艳 
江苏省研究生科研创新计划(SJCX22_0255)。
针对传统卷积神经网络计算复杂度高,耗时较长,难以应用到嵌入式移动端的问题,提出了一种以ZYNQ芯片作为主控的FPAG联合ARM实现的的神经网络加速系统。该系统的PL部分采用纯RTL开发,对卷积层的输入层和输出层进行了全并行化,对卷积窗口...
关键词：PYNQ ARM处理器 神经网络 现场可编程门阵列 硬件加速器 
面向深度强化学习自动驾驶决策算法的硬件加速器
《合肥工业大学学报（自然科学版）》2024年第9期1159-1169,共11页冉敬楠 倪伟 陈世宇 
国家重点研发计划资助项目(2018YFB2202604)。
针对自动驾驶决策计算低功耗、低延时、高精度的需求,文章设计一种支持混合精度运算的深度强化学习自动驾驶决策算法的硬件加速器。通过多运算单元重构方式设计乘累加单元(multiply-and-accumulate unit, MAC),支持多种精度模式的计算,...
关键词：深度强化学习 自动驾驶 混合精度 神经网络量化 硬件加速 
全选清除导出
共18页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部