静态时序分析

作品数：112被引量：141H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：曹鹏蔡志匡梁斌冯超超马驰远更多>>
相关机构：国防科学技术大学西安电子科技大学东南大学合肥工业大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=电子技术应用x
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
DMSA在时序签核中的应用被引量：1
《电子技术应用》2021年第11期44-46,共3页孙恒 王仁平 蔡沅坤 
福建省自然科学基金(2018J01803)。
在芯片的设计过程中,静态时序分析(Static Timing Analysis,STA)无疑是整个设计中最重要的一环。如今纳米级工艺下的芯片设计往往属于多工艺角多模式(MultiCorner-MultiMode,MCMM)物理设计,工艺角和工作模式的特定组合称之为场景,多场...
关键词：分布式多场景时序分析 静态时序分析 多工艺角多模式 时序签核 时序工程改变命令 
Tempus-PI仿真和实测关键时序路径的一致性研究
《电子技术应用》2021年第8期56-58,共3页余金金 闫志超 张倩忆 陈泽发 
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在...
关键词：静态时序分析 电压降 关键路径 一致性 
Cadence推出TempusTM时序签收解决方案
《电子技术应用》2013年第6期4-4,共1页
为简化和加速复杂IC的开发，Cadence设计系统公司（NASDAQ：CDNS）近日推出TempusTM时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片（SoC）开发者加速时序收敛，将芯片设计快速转化为可制造的产品。
关键词：Cadence设计系统公司 静态时序分析 系统级芯片 时序收敛 开发者 IC 
静态时序分析在数字集成电路设计中的应用被引量：3
《电子技术应用》2003年第8期64-67,共4页黎声华 邹雪城 莫迟 
介绍了静态时序分析在数字集成电路设计中的应用,并以100M以太网卡芯片设计为例,具体描述了以太网卡芯片设计中的静态时序分析流程及其时序问题。
关键词：静态时序 数字集成电路 以太网卡芯片 时钟 结构 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部