卷积码编码器

作品数：14被引量：18H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：廖红舒甘露龙光利黄瑶熊省军更多>>
相关机构：电子科技大学哈尔滨工业大学西安电子科技大学合肥工业大学更多>>
相关期刊：《北京理工大学学报》《电气电子教学学报》《山西经济管理干部学院学报》《大众科技》更多>>
相关基金：陕西省教育厅科研计划项目航天科技创新基金国家自然科学基金国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 学科=电子电信—电路与系统x
共 条 记 录，以下是1-7
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于EDA技术的卷积码编码器的设计与仿真被引量：1
《科技创新与应用》2016年第27期37-38,共2页徐佳 赵晓宇 
文章设计基于EDA技术,以(2,1,3)卷积码为例,阐述了其基本设计原理,在软件平台Quartus II上,通过电路设计和VHDL程序设计两种方式进行了设计和波形仿真。通过验证,其运算结果与波形一致。
关键词：EDA 卷积码 编码器 
CDMA手机卷积码编码器的设计与FPGA的实现被引量：2
《陕西工学院学报》2005年第2期1-3,共3页龙光利 
陕西省教育厅科研基金项目(01JK121)。
阐述了卷积编码的原理和CDMA手机卷积码编码器。在MAX+PLUS2软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真。综合后下载到可编程器件EPF10K10LC84-3中,测试结果表明,达到了预期的设计要求。
关键词：卷积码编码器 CDMA手机 现场可编程门阵列 
基于FPGA的CDMA基站卷积码编码器的设计
《大众科技》2005年第4期39-40,共2页龙光利 
陕西省教育厅科研基金项目(01JK121)
文章阐述了卷积编码的原理和CDMA基站卷积码编码器,在MAX+PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真,综合后可下载到FPGA器件EPF10K10LC84-3中,测试结果表明达到了预期的设...
关键词：卷积码编码器 CDMA基站 FPGA器件 卷积编码 器件设计 软件平台 波形仿真 设计要求 门阵列 EDA 
通信系统中卷积码编码器的VHDL实现
《实验科学与技术》2004年第4期41-44,共4页蒋青 吕翊 
在通信领域,差错控制技术能有效地改善通信系统的传输性能。在介绍卷积码的基本原理基础上,利用VHDL(超高速集成电路硬件描述语言)实现了(2,1,N)卷积编码器的硬件设计。结果表明,该方法具有设计简单、快速、高效和实时性好等特点。
关键词：差错控制 卷积码编码器 VHDL 
高速低功耗维特比译码器的设计与实现被引量：7
《计算机研究与发展》2003年第2期360-365,共6页游余新 王进祥 来逢昌 叶以正 
航天科技创新基金 (天科研 [2 0 0 0 ] 0 5 190 4)
提出了一种基于改进T 算法和回溯法的高速低功耗维特比 (Viterbi)译码器 该译码器采用了并行和流水结构以提高速度 ,减少了加 比 选模块中不必要的操作 ,并在回溯过程中采用了幸存路径复用的方法 ,为利用时钟关断技术降低系统功耗提供...
关键词：高速低功耗维持比译码器 设计 回溯法 差错控制码 卷积码编码器 
IS-95前向链路可变比特率卷积码编码器的VHDL实现
《应用科技》2001年第10期17-19,共3页付永庆 孙晓岩 刘庆玲 
根据IS - 95前向链路标准 ,介绍了卷积码编码器的原理 ,给出了IS - 95前向链路可变比特率卷积码编码器的VHDL设计 ,在MAX +plusⅡ环境下进行了波形仿真 ,并下载到EPF10K10LC84-
关键词：IS-95前向链路标准 可变比特率 卷积码编码器 VHDL语言 
利用EDA技术设计(2,1,m)卷积码编码器
《无线电工程》2000年第1期43-45,6,共4页李学军 周辉 喻文芳 
本文主要讨论运用EDA技术实现(2,1,m)卷积码设计的基本原理,并利用1032E芯片和VHDL硬件描述语言实现了编码电路的硬件设计。
关键词：EDA 卷积码 VHDL 编码器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部