块浮点

作品数：28被引量：94H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：周星周海斌刘刚陈禾高振斌更多>>
相关机构：微软技术许可有限责任公司北京理工大学中国科学院中国科学院微电子研究所更多>>
相关期刊：《舰船电子对抗》《电子产品世界》《电子测量技术》《计算机技术与发展》更多>>
相关基金：国家自然科学基金福建省教育厅科技项目国家部委资助项目中国科学院微电子研究所所长基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于混合基的类浮点可变点FFT处理器的ASIC实现
《现代电子技术》2024年第1期163-170,共8页潘于 田映辉 刘志哲 陈涛 张伟 申奇 
为了对数字信号处理领域中的核心算法快速傅里叶变换(FFT)进行加速,需要设计专门的FFT处理器。由于在数字信号处理领域经常使用不同点数的FFT,提出一种采用基2-基4混合基的点数可配置的FFT处理器实现方案。同时,为了提高运算精度且不增...
关键词：快速傅里叶变换 可变点 混合基 类浮点 块浮点 高精度 流水线型 
面向5G终端基带处理的高量化信噪比FFT加速器设计
《高技术通讯》2023年第9期905-915,共11页陈洋 石晶林 刘攀 王磊 
国家自然科学基金青年基金(61901453)资助项目。
针对第5代移动通信系统(5G)终端基带处理芯片的设计要求,本文提出一种基于新型块浮点(BFP)技术的快速傅里叶变换(FFT)加速器。为了降低FFT计算过程中的量化误差,本文实现了一种逐级迭代、动态调整共享指数的块浮点技术,并在此基础上,引...
关键词：5G移动通信 终端基带处理 快速傅里叶变换(FFT) 块浮点(BFP) 
宽带电力线载波通信系统的FFT实现被引量：10
《电子测量技术》2018年第22期5-9,共5页迟海明 陈翔 周春良 唐晓柯 
国网总部科技项目(546816170003)资助
在分析了基4 FFT算法的基础上,提出了迭代计算1 024点基4 FFT的一种数字逻辑实现结构。蝶形计算单元使用共享寄存器和共享复数乘法器来减少面积,同时通过流水线设计降低延时。设计了一种存储结构通过存储器分组、交叉连接及特定的访问...
关键词：宽带电力线载波通信 快速傅立叶变换 迭代 蝶形运算 块浮点 信噪比 
一种基于FPGA的频域脉冲压缩处理器的实现被引量：4
《舰船电子对抗》2016年第4期105-109,116,共6页顾峰 戴健 
针对某搜索雷达波束个数多、码型种类多的特点,设计了一种基于现场现场可编程门阵列(FPGA)的频域脉冲压缩处理模块。其中的快速傅里叶变换(FFT)/逆快速傅里叶变换(IFFT)使用流结构,同时为了减少量化误差的影响,FFT采用块浮点运算。模块...
关键词：现场现场可编程门阵列 脉冲压缩 快速傅里叶变换 块浮点 频域 
基于低成本FPGA的FFT设计实现被引量：2
《电子器件》2013年第4期506-509,共4页杨晶 康宁 王元庆 
国家质检公益性行业科研专项经费项目(编201110233);江苏高校优势学科建设工程资助项目
介绍一种采用FPGA计算2 048点10 bit块浮点的FFT(Fast Fourier Transform)的硬件实现方法。采用递归结构实现FFT处理模块,硬件资源消耗少;采用块浮点算法实现蝶形运算中的乘加运算,有很好的速度和精度;根据旋转因子特性减少50%的ROM资...
关键词：块浮点 递归结构 资源消耗 高频 
数字电视地面广播系统中3780点IFFT算法的逻辑优化设计
《电子世界》2012年第23期117-118,共2页左平 顾民 谢洪亮 李国仁 
本论文主要针对数字电视地面广播系统国标中的多载波调制技术,实现其中3780点IFFT算法的逻辑设计及实现。针对目前该算法的逻辑设计存在误码率较高的问题,分析定点制、浮点制和块浮点制数据的特点,本论文提出了四种优化方案,并完成了各...
关键词：IFFT 溢出 定点 浮点 块浮点 FPGA 
高性能并行FFT处理器的设计与实现被引量：10
《计算机工程》2012年第2期242-244,247,共4页石长振 杨雪 王贞松 
国家部委基金资助项目
提出一种高性能并行快速傅里叶变换(FFT)处理器的设计方案,采用4个蝶形单元进行并行处理,利用改进的无冲突操作数地址映射方式,保证每个周期同时读取和写入16个数据。给出该处理器的FPGA实现,性能评测结果表明,与其他FFT处理器相比,该并...
关键词：快速傅里叶变换 并行处理 流水线 块浮点 蝶形单元 
基于802.11a的FFT/IFFT处理器设计被引量：3
《微电子学与计算机》2011年第4期61-64,共4页吴斌 姜鑫 周玉梅 
“新一代宽带无线移动通信网”国家科技重大专项(2009ZX03007-002)
设计了一种应用于802.11a的64点FFT/IFFT处理器.采用单蝶形4路并行结构,提出了4路并行无冲突地址产生方法,有效地提高了吞吐率,完成64点FFT/IFFT运算只需63个时钟周期.提出的RAM双乒乓结构实现了对输入和输出均为连续数据流的缓存处理....
关键词：FFT IFFT 块浮点 并行无冲突地址 
基于FPGA的通用FFT处理器的设计被引量：8
《计算机技术与发展》2010年第8期87-90,95,共5页张裕 方康玲 
介绍了一种通用的可以在低端或是高端的FPGA上实现N(N=2M,M=2,3,4…)点FFT变换的方法。设计采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器,并采用此并行乘法器为核心设计了FFT算法中的基-2蝶形运算单元,设计...
关键词：FPGA FFT 基2 时域抽取 块浮点 
基于FPGA的数字脉冲压缩系统实现被引量：7
《现代电子技术》2010年第14期190-192,195,共4页庞龙 陈禾 
针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉...
关键词：数字脉冲压缩 快速傅里叶变换 块浮点 知识产权核 现场可编程门阵列 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部