VERILOG_HDL语言

作品数：30被引量：59H指数：4
导出分析报告
相关领域：电子电信更多>>
相关作者：马建国彭保段帅君李汉宇范婷婷更多>>
相关机构：吉林大学西南科技大学西安电子科技大学湖南大学更多>>
相关期刊：《广播与电视技术》《电脑编程技巧与维护》《应用技术学报》《机电信息》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中国博士后科学基金湖南省教育厅优秀青年基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=机电信息x
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于Verilog HDL语言的FPGA浮点数加减法运算的实现
《机电信息》2018年第24期92-93,95,共3页谢文彬 
针对数控系统中刀具补偿、插补计算常采用浮点运算的问题,基于FPGA技术特点,采用Verilog HDL语言实现32位浮点数的加减法运算,并通过仿真,验证其正确性。
关键词：浮点运算 VERILOG HDL语言 现场可编程门阵列 仿真 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部