刘蓓

作品数：2被引量：16H指数：2
导出分析报告
供职机构：合肥工业大学计算机与信息学院更多>>
发文主题：IP核位宽测试调度SOCS绑定更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《计算机研究与发展》《电子测量与仪器学报》更多>>
所获基金：国家自然科学基金安徽省自然科学基金安徽高校省级自然科学研究基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种三维SoCs绑定前的测试时间优化方法被引量：12
《电子测量与仪器学报》2011年第2期164-169,共6页欧阳一鸣 刘蓓 梁华国 
国家自然科学基金(编号:60876028)资助项目;国家自然科学基金重点项目(编号:60633060)资助项目;安徽省自然科学基金(编号:090412034)资助项目;安徽高校省级自然科学研究重点项目(编号:KJ2010A269)资助项目
提出了一种在引脚和功耗限制下3D SoCs的绑定前测试方法。对IP核细粒度划分,将每个IP核的触发器数均衡分布到各层芯片上,利用TSV进行互连,设计出一种新颖的三维结构的测试外壳扫描链,同时在功耗和引脚限制下对IP核进行测试调度。实验结...
关键词：三维片上系统 三维扫描链设计 测试调度 测试时间 
三维片上网络测试的时间优化方法被引量：4
《计算机研究与发展》2010年第S1期332-336,共5页欧阳一鸣 刘蓓 齐芸 
国家自然科学基金项目(60876028);国家自然科学基金重点项目(60633060);安徽省自然科学基金项目(090412034);安徽高校省级自然科学研究重点项目(KJ2010A269)
三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的I...
关键词：三维片上系统 测试时间 IP核布局设计 位宽分配 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部