章焱

作品数：1被引量：4H指数：1
导出分析报告
供职机构：苏州大学电子信息学院微电子系更多>>
发文主题：传输门HSPICE模拟CMOS集成电路更多>>
发文领域：电子电信更多>>
发文期刊：《微电子学》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
集成电路时间延迟优化分析与模拟被引量：4
《微电子学》2004年第6期655-657,662,共4页李文石 唐璞山 许杞安 章焱 
　基于Elmore模型,优化分析了N级二维CMOS传输门链和N门三维双栅SOIIC的时间延迟,给出了HSPICE模拟结果。研究表明,由相同尺寸管子构成的N级二维CMOS门链,当把N级分作每3级为一组并且以缓冲门相间隔时,总时延存在极小值;由宽度尺寸比为...
关键词：Elmore模型 CMOS 传输门链 三维IC 时间延迟 HSPICE模拟 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部