HSPICE模拟

作品数:6被引量:9H指数:2
导出分析报告
相关领域:电子电信更多>>
相关作者:唐璞山章焱李文石栗国星李少青更多>>
相关机构:苏州大学清华大学国防科学技术大学复旦大学更多>>
相关期刊:《中国西部科技》《微电子学》《电子学报》《微纳电子技术》更多>>
相关基金:国家自然科学基金更多>>
-

检索结果分析

结果分析中...
条 记 录,以下是1-6
视图:
排序:
基于0.25μm工艺的INMOS管变容特性分析及Hspice模拟
《中国西部科技》2009年第29期19-21,共3页徐进 季爱明 
文章对MOS管的变容特性结合现有的文献作了简要分析,以0.25μm工艺的INMOS的变容特性作了深入分析,并利用Hspice进行了仿真,对MOS管的变容特性作了深入讨论。并针对VCO电路对MOS的变容区间提出一些合理的建议。
关键词:MOS HSPICE INMOS VCO 
基于相位合成的时钟50%占空比调节电路设计被引量:2
《电子学报》2007年第8期1572-1576,共5页何小威 陈亮 冀蓉 李少青 曾献君 
国家自然科学基金(No.60676016)
本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC(Phase-Blending Du-ty-Cycle Corrector).相比于传统的占空比调节方式,此电路通过采用SMD(Synchronous Mirror Delay)技术具有较强的抗PVT(Process,Voltag...
关键词:占空比调节 相位合成 SMD技术 PVT HSPICE模拟 
集成电路时间延迟优化分析与模拟被引量:4
《微电子学》2004年第6期655-657,662,共4页李文石 唐璞山 许杞安 章焱 
 基于Elmore模型,优化分析了N级二维CMOS传输门链和N门三维双栅SOIIC的时间延迟,给出了HSPICE模拟结果。研究表明,由相同尺寸管子构成的N级二维CMOS门链,当把N级分作每3级为一组并且以缓冲门相间隔时,总时延存在极小值;由宽度尺寸比为...
关键词:Elmore模型 CMOS 传输门链 三维IC 时间延迟 HSPICE模拟 
共振隧穿二极管基础电路的模拟与分析被引量:1
《微纳电子技术》2003年第7期579-582,共4页程玥 许军 
简单介绍了RTD的器件特性和器件模型 ,用HSPICE模拟出RTD与电阻、MOS晶体管、RTD本身结合的电路特性。通过对不同电路参数I V特性的模拟和分析 。
关键词:共振隧穿二极管 双稳态 HSPICE模拟 RTD HSPICE模拟 电路特性 
一种新型高精度电流型排序电路被引量:2
《Journal of Semiconductors》1999年第8期728-732,共5页栗国星 石秉学 
国家自然科学基金
本文提出了一种结构简单而精度较高的电流型排序电路.这种电路结构较为简单,其复杂度仅为 O( N ),其控制电路与偏置电路也都比较简单,它具有一定的自适应性.该排序电路主要由 W T A 网络、触发电路以及开关电流跟踪/保...
关键词:电流型 排序电路 HSPICE模拟 
CMOS四象限乘法器的精确设计
《微电子学》1991年第2期8-11,共4页林长贵 郭砺志 罗晋生 
本文提出了一种新型CMOS四象限乘法器,它基于MOSFET的电流-电压平方律模型,采用电压比例电路及四管单元乘法电路使乘法器能精确完成乘法运算。该乘法器的电路结构简单、精确度高及实现四象限相乘的特点,使之在CMOS通信集成电路,信号处...
关键词:CMOS 乘法器 HSPICE模拟 集成电路 
检索报告 对象比较 聚类工具 使用帮助 返回顶部