何小虎

作品数：5被引量：5H指数：2
导出分析报告
供职机构：东南大学能源与环境学院射频与光电集成电路研究所更多>>
发文主题：超声波电机CMOSFREQUENCY_SYNTHESIZER可编程分频器压电更多>>
发文领域：电子电信电气工程更多>>
发文期刊：《中国集成电路》《微电子学与计算机》《Journal of Southeast University(English Edition)》《Journal of Semiconductors》更多>>
所获基金：国家自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
0.18μm CMOS programmable frequency divider design for DVB-T
《Journal of Southeast University(English Edition)》2008年第2期159-162,共4页胡庆生 仲建锋 何小虎 
The National Natural Science Foundation of China(No.60472057)
The implementation of a programmable frequency divider, which is one of the components of the phase-locked loop （PLL） frequency synthesizer for digital video broadcastingterrestrial （DVB-T） and other modem communi...
关键词：programmable frequency divider frequency synthesizer standard cell DVB-T 
Low Jitter,Dual-Modulus Prescalers for RF Receivers
《Journal of Semiconductors》2007年第12期1930-1936,共7页唐路 王志功 何小虎 李智群 徐勇 李伟 郭峰 
Dual-modulus prescalers （DMP） for RF receivers are studied. An improved D-latch is proposed to increase the speed and the driving capability of the DMP. A novel D-latch architecture integrated with ‘OR＇ logic is p...
关键词：PLL frequency synthesizer DMP programmable ＆ pulse swallow divider 
0.18μm CMOS PLL频率综合器中可编程分频器的设计与实现被引量：2
《微电子学与计算机》2007年第5期61-65,共5页何小虎 胡庆生 肖洁 
国家自然科学基金项目(60472057)
介绍了用于WLAN802.11a收发信机的PLL频率综合器中可编程分频器的设计。基于ARTISAN标准单元库对可编程分频器进行了设计,详细介绍了自定义线负载模型、版图规划、时钟树综合、布局布线、静态时序分析等VLSI设计流程,并通过前端和后端...
关键词：可编程分频器 频率综合器 标准单元 CMOS 
Design of 0.18 μm CMOS programmable frequency divider based on standard cells
《Journal of Southeast University(English Edition)》2007年第1期31-34,共4页何小虎 胡庆生 
The National Natural Science Foundation of China(No60472057)
The design of a programmable frequency divider, which is one of the components of the phase-locked loop （PLL） frequency synthesizer for transmitter and receiver in IEEE 802. 11 a standard, is investigated. The main ...
关键词：programmable frequency divider frequency synthesizer standard cells CMOS 
深亚微米下ASIC后端设计及实例被引量：3
《中国集成电路》2006年第8期37-42,共6页何小虎 胡庆生 肖洁 
国家自然科学基金项目(60472057)资助
本文通过对传统大规模集成电路设计流程的优化,得到了更适合于深亚微米工艺集成电路的后端设计流程,详细介绍了包括初步综合、自定义负载线的生成、版图规划、时钟树综合、静态时序分析等,并通过前端和后端设计的相互协作对大规模集成...
关键词：深亚微米 后端设计 标准单元 自定义线负载模型 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部