矫逸书

作品数：3被引量：10H指数：2
导出分析报告
供职机构：中国科学院微电子研究所更多>>
发文主题：CDR数据速率时钟数据恢复补偿电容结点更多>>
发文领域：电子电信更多>>
发文期刊：《半导体技术》《固体电子学研究与进展》更多>>
所获基金：国家科技重大专项更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
1.25～3.125Gb/s连续数据速率CDR设计被引量：1
《半导体技术》2010年第11期1111-1115,共5页矫逸书 周玉梅 蒋见花 吴斌 
国家科技重大专项资助项目(2009ZX03007-002-03)
设计了一款工作速率为1.25~3.125 Gb/s的连续可调时钟数据恢复（CDR）电路,可以满足多种通信标准的设计需求。CDR采用相位插值型双环路结构,使系统可以根据应用需求对抖动抑制和相位跟踪能力独立进行优化。针对低功耗和低噪声的需求,提...
关键词：时钟数据恢复 锁相环 高速采样器 判决电路 采样电路 
适用于连续数据速率CDR的相位插值器研制被引量：5
《半导体技术》2010年第10期999-1002,共4页矫逸书 周玉梅 蒋见花 吴斌 
国家科技重大专项资助项目(2009ZX03007-002-03)
通过对相位插值器电路进行建模分析,得到了相位插值器的线性度与输入信号之间相位差、输入信号上升时间和输出节点时间常数的关系。根据分析得到的结论,提出了一种新型的应用于连续数据速率时钟数据恢复电路的相位插值器,通过在相位插...
关键词：相位插值器 时钟数据恢复 多相位时钟 数据速率 
千兆比特数据率LVDS接口电路设计被引量：4
《固体电子学研究与进展》2010年第1期119-123,共5页矫逸书 周玉梅 蒋见花 
设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平...
关键词：低电压差分信号传输 高速接口 发送器 接收器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部