王志强

作品数：1被引量：0H指数：0
导出分析报告
供职机构：国防科学技术大学计算机学院更多>>
发文主题：分辨率集成电路动态范围全数字锁相环电源更多>>
发文领域：电子电信电气工程更多>>
发文期刊：《计算机工程与科学》更多>>
所获基金：国家自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向全数字锁相环应用的时间数字转换器
《计算机工程与科学》2015年第7期1252-1257,共6页张孝 马卓 谢伦国 余金山 袁珩洲 王志强 
国家自然科学基金资助项目(61176030)
时间数字转换器TDC是全数字锁相环ADPLL相位捕获的重要部件。以TDC分辨率的提升为主线,讨论了计数器型、门延迟和亚门延迟型三类全数字TDC的基本结构,从提高分辨率、增加动态范围、减小非线性误差等技术点对比阐述各自的优势,并对TDC技...
关键词：时间数字转换器 分辨率 动态范围 全数字锁相环 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部