-
在结果中检索

检索结果分析

结果分析中...
检索条件："关键词=SDH设备时钟 "
共 条 记 录，以下是1-2

发文量、被引量趋势图

全选清除导出
参考文献引证文献引用追踪
视图：
排序：
显示条数：
采用FPGA设计SDH设备时钟被引量：2
《电子技术应用》2006年第11期108-110,共3页唐石平 臧大军 朱俊明 
介绍了一种采用FPGA设计的SDH设备时钟的构成及设计原理;并给出了相关的测试结果;测试结果表明该SDH设备时钟完全满足ITU-TG.813建议规范的各项时钟指标要求。
关键词：现场可编程门阵列 同步数字体系 SDH设备时钟 ITU—T G.813建议 全数字式锁相环 
一种面向SDH应用的低抖动全数字锁相环
《微电子学》2024年第4期570-576,共7页赵雅欣 秦浩翔 刘川萍 何进 
为使同步数字体系(Synchronous Digital Hierarchy,SDH)设备获得高质量的时钟信号源,提出了一种使用8 kHz输入时钟信号综合出低抖动9.72 MHz输出时钟信号的全数字锁相环(All-Digital Phase-Locked Loop,ADPLL)。该ADPLL使用了一种新型...
关键词：全数字锁相环(ADPLL) 滤波式鉴相器 低抖动 FPGA SDH设备时钟 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部