BiCMOS电路可测性设计探讨  

Research on Design for Testability of BiCMOS Circuits

作　　者：叶波[1] 郑增钰[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,复旦大学电子工程系

出　　处：《电子学报》1995年第8期86-88,共3页Acta Electronica Sinica

摘　　要：本文提出了ＢｉＣＭＯＳ电路的实用可测性设计方案，该方案与传统方法相比，可测性高，硬件花费小，仅需额外添加一个ＭＯＳ管和两个控制端，就可有效地用单个测试码测出ＢｉＣＭＯＳ电路的开路故障和短路故障，减少了测试生成时间，可广泛应用于集成电路设计中。The method of testability design for BiCMOS circuits is proposed.Compared with conventional methods,it has higher testability and lower cost of hardware.Only adding one extra MOS transistor and two control ports,it can effectively detect all open and short faults in BiCMOS circuits with single test vector.The method reduces the time consumed for generation and it can be widely used in iC design.

关 键 词：BICMOS电路 可测性设计 混合集成电路 

分 类 号：TN450.2[电子电信—微电子学与固体电子学]