ESD应力下的NMOSFET模型  

NMOSFET Model Under ESD Stress

作　　者：路香香[1,2] 姚若河[1] 罗宏伟[3,4] 

机构地区：[1]华南理工大学物理科学与技术学院 [2]电子元器件可靠性物理及其应用技术国家级重点实验室,广州510610 [3]信息产业部电子第五研究所 [4]电子元器件可靠性物理及其应用技术国家级重点实验室

出　　处：《微电子学》2007年第6期842-847,共6页Microelectronics

基　　金：电子元器件可靠性物理及其应用技术国家级重点实验室基金资助项目:ESD/EOSTLP分析及模拟软件(5130804108)

摘　　要：随着现代集成电路的集成度越来越高,静电放电(Electrostatic Discharge,ESD)己成为电路失效一个不可忽视的原因。对电路级ESD的可靠性进行模拟是一个重要的研究课题。给出了在ESD应力下的NMOSFET模型,重点讨论了雪崩击穿区、瞬间回落区,以及二次击穿区的物理过程及其数学描述。As more and more devices are integrated into a single chip, electrostatic discharge （ESD） has become one of the major concerns in IC malfunction. Therefore, simulation of the ESD reliability in the cirbuit level is of great importance. An NMOSFET model under ESD stress is presented, and the physical process and mathematic description of the avalanche breakdown area, snapback area and the secondary breakdown area are discussed in particular.

关 键 词：静电保护 NMOSFET 半导体器件 器件模型 

分 类 号：TN406[电子电信—微电子学与固体电子学]