SOC芯片DFT研究与设计  

Research and Design of SOC DFT

作　　者：杨兵[1] 魏敬和[1] 王国章[1] 虞致国[1] 

机构地区：[1]中国电子科技集团公司第58研究所,无锡214035

出　　处：《电子与封装》2009年第1期28-31,45,共5页Electronics & Packaging

摘　　要：文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括:含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。This paper introduces DFT design background and variable DFT testing ways of SOC firstly,which include function testing, boundary-scan-chain testing,inserting inside scan-chain testing and MBIST. Then this paper puts forward the DFT system architecture and realization for a special SOC chip, which inlude whole BSD design inluding an inbeded processor with BSD circuit, scan-chain design with over eight scan-chains, MBIST design with four memories and function testing way puts forward the fault of this SOC DFT design.

关 键 词：系统芯片 边界扫描设计 存储器测试 扫描链 可测性设计 

分 类 号：TN402[电子电信—微电子学与固体电子学]