SOC中的MBIST设计  

The MBIST Architecture for SOC

作　　者：桂江华[1] 钱黎明[1] 申柏泉[1] 周毅[1] 

机构地区：[1]中国电子科技集团公司第58研究所,江苏无锡214035

出　　处：《电子与封装》2011年第1期26-28,36,共4页Electronics & Packaging

摘　　要：随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流。为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键。DFT设计包括扫描设计、JTAG设计和BIST设计。另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的内建自测试显得很有必要。文章主要阐述如何用ARM JTAG来控制MBIST,这样既能节约硬件开销又能达到DFT设计的目的。With the development of CMOS IC,the integration of design is becoming larger and larger.So System-on-Chip（SOC） which is based on IP is the main direction of IC design.In order to insure SOC function,Design-for-Test（DFT） is more and more popular.DFT include SCAN 、JTAG and BIST.At the same time,SOC contain a lot of memories.To test these memories,memory Build-in-Self-Test（MBIST） is very useful.The paper explains how to design JTAG and MBIST and how to use ARM TAP to control MBIST.This method can achieve DFT and save hardware spending.

关 键 词：SOC JTAG 内建自测试 

分 类 号：TN402[电子电信—微电子学与固体电子学]