周毅

作品数：4被引量：3H指数：1
导出分析报告
供职机构：中国电子科技集团第五十八研究所更多>>
发文主题：ESD保护结构偏置衬底延时电路集成电路更多>>
发文领域：电子电信更多>>
发文期刊：《物理学报》《电子与封装》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
辐照下背栅偏置对部分耗尽型绝缘层上硅器件背栅效应影响及机理分析被引量：1
《物理学报》2012年第20期323-329,共7页周昕杰 李蕾蕾 周毅 罗静 于宗光 
SOI研发中心基金(批准号:20106250XXX);宇航高可靠研发项目(批准号:XXX7116X);江苏省"333"科研项目(批准号:BRA2011115)资助的课题~~
基于部分耗尽型绝缘层上硅(SOI)器件的能带结构,从电荷堆积机理的电场因素入手,为改善辐照条件下背栅Si/SiO_2界面的电场分布,将半导体金属氧化物(MOS)器件和平板电容模型相结合,建立了背栅偏置模型.为验证模型,利用合金烧结法将背栅引...
关键词：绝缘层上硅器件 总剂量效应 背栅效应 背栅偏置 
0.6μm SOI NMOS器件ESD性能分析及应用
《电子与封装》2011年第11期33-36,40,共5页罗静 胡永强 周毅 邹巧云 陈嘉鹏 
ESD设计是SOI电路设计技术的主要挑战之一,文章介绍了基于部分耗尽0.6μm SOI工艺所制备的常规SOI NMOS器件的ESD性能,以及采用改进方法后的SOI NMOS器件的优良ESD性能。通过采用100ns脉冲宽度的TLP设备对所设计的SOI NMOS器件的ESD性...
关键词：静电放电 SOINMOS GGNMOS gcNMOS 
SOC中的MBIST设计被引量：2
《电子与封装》2011年第1期26-28,36,共4页桂江华 钱黎明 申柏泉 周毅 
随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流。为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键。DFT设计包括扫描设计、JTAG设计和BIST设计。另外,当前SOC芯片中...
关键词：SOC JTAG 内建自测试 
超高频射频设别应答器调制可解析模型研究(英文)
《电子与封装》2011年第1期29-32,共4页周毅 罗静 桂江华 
文章描述了一种应用于超高频无源射频识别应答器背散射调制的可解析模型。我们采用单个MOS管进行幅度键控调制,并分析了调制器的输入阻抗在"开启"和"关闭"模式下的具体情况,使得优化调制电路、获得更理想的能效变得更为简单。该模型在SM...
关键词：无源超高频射频识别 幅度键控调制器 相位键控调制器 反射系数 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部