芯片级原子钟的气密性能分析  

Hermeticity Simulation of Chip-Scale Atomic Clock

作　　者：张志强[1,2] 徐静[1] 李绍良[1,2] 吴亚明[1] 

机构地区：[1]中科院上海微系统与信息技术研究所传感技术联合国家重点实验室、微系统技术重点实验室,上海200050 [2]中国科学院研究生院,北京100049

出　　处：《真空科学与技术学报》2012年第2期132-139,共8页Chinese Journal of Vacuum Science and Technology

基　　金：中国科学院知识创新工程重要方向性项目资助

摘　　要：基于相干布居囚禁(CPT)原理芯片级原子钟(CSAC)原子腔体积小、采用微电子机械系统硅-玻璃键合工艺制造,其气密性是决定CSAC寿命的关键因素。本文提出了"多层缓冲原子腔"方案大幅度提高原子腔的气密性能,从而提高CPT CSAC的稳定性和寿命。建立了一个"毛细管等效气流模型"模拟多层缓冲原子腔的泄漏以分析原子腔的气密性能,应用Matlab仿真对比了单层密封、多层密封、添加保护腔等不同方式下气密性能的改善幅度。仿真结果验证了"多层缓冲原子腔"在提高CPT CSAC物理系统气密性能方面的可行性和有效性,为原子腔的设计提供指导。A novel technique was developed to construct the vapor-cell by silicon-glass bonding of micro-electro-mechanical system（MEMS） technologies for the chip-scale atomic clock（CSAC） fabricated in coherent population trapping（CPT） scheme.The newly-developed technique highlights the ＂multi-stage structured buffer cells″,which significantly improve the hermeticity of the vapor-cell and enhance the stability and lifetime of the CPT CSAC.The leakage mechanism of the multi-stage buffer cells was simulated with software package Matlab based on an Equivalent Capillary Flow model.Besides,the hermeticity of different vapor-cells,including the single cell,and multi-stage cells with or without a buffer cavity was also simulated.The simulated results show that the multi-stage buffer cell considerably improves the hermeticity of the CPT CSAC.

关 键 词：芯片级原子钟 多层缓冲原子腔 气密性 毛细管等效气流模型 MATLAB仿真 

分 类 号：TB753[一般工业技术—真空技术]