借助虚拟工艺加速工艺优化  

作　　者：Joseph Ervin 

机构地区：[1]泛林集团

出　　处：《中国电子商情》2020年第8期57-62,共6页China Electronic Market

摘　　要：我们不断向先进的CMOS微缩和新存储技术的转型导致半导体器件结构的日益复杂化,例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更多的阶梯连接出来也更加困难。人们通过独特的整合和图案设计方案来解决工艺微缩带来的挑战,但又引入了设计规则方面的难题。二维(2D)设计规则检查(DRC)已不足以用来规范设计以达成特定性能和良率目标的要求。

关 键 词：半导体器件 设计规则检查 刻蚀工艺 高深宽比 缩放比例 规范设计 良率 存储技术 

分 类 号：TN432[电子电信—微电子学与固体电子学]