高速电路中导通孔连接盘对阻抗影响探讨  

Discussion on the influence of via pad to impedance in high speed circuits

作　　者：张丽丽 曾玮 宋强 李加余 ZHANG Lili;ZENG Wei;SONG Qiang;LI Jiayu(Victory Giant Technology(Huizhou)Co.,Ltd.,Huizhou 516211,Guangdong,China)

机构地区：[1]胜宏科技(惠州)股份有限公司,广东惠州516211

出　　处：《印制电路信息》2023年第12期66-68,共3页Printed Circuit Information

摘　　要：0引言某客户一款14层多层印制电路板(printed circuit board,PCB),导线阻抗规格为(85±8.5)Ω。A厂商生产的成品阻抗不良比例20%,从阻抗量测时域反射技术(time domain reflectometry,TDR)波形来看,L1层经过导通孔再穿至L10的过程,显示在导通孔处的阻抗过低,已超出规格值。1过程分析1.1阻抗设计网络确认该PCB阻抗设计网络共有16组阻抗线,其中有6组位置为L1层阻抗,另外10组位置为L1层通过导通孔(过孔)连接穿至L10。该多层板有A厂商和B厂商两家PCB厂生产,分别取样对同位置进行导线阻抗测试,结果如图1和表1所示。

关 键 词：导通孔 高速电路 多层印制电路板 多层板 阻抗设计 时域反射技术 过孔 连接盘 

分 类 号：TN41[电子电信—微电子学与固体电子学]