一种SOI CMOS/LDMOS单片智能功率集成电路  

A Monolithic Smart Power IC Based on SOI CMOS/LDMOS Technology

作　　者：谭开洲[1] 石红[1] 杨国渝[1] 胡刚毅[1] 蒲大勇[1] 冯健 毛儒炎 

机构地区：[1]模拟集成电路国家重点实验室中国电子科技集团公司第二十四研究所,重庆400060

出　　处：《微电子学》2004年第2期164-167,共4页Microelectronics

摘　　要：　介绍了一种单片智能功率硅集成电路的设计和制造工艺,该电路包括工作于9V低压的常规CMOS管和两个最高耐压为80V、电流通过能力大于3A的LDMOS管。电路采用SOI介质隔离CMOS/LDMOS工艺,芯片面积约50mm2。基于一种简单的二维模型,认为,在功率集成中,纵向导电的VDMOS管由于其导通电阻有一个自限制特点,因此并不特别适合智能功率集成。A monolithic smart power IC is presented, which contains conventional 9 V CMOS transistors and two 80 V/3 A LDMOS transistors. The design and fabrication of the circuit is described. Implemented in a CMOS/LDMOS technology with SOI dielectric isolation, the chip occupies an area of 50 mm^2. Based on a simple 2-D model, it can be concluded that the VDMOS transistor is not suitable for smart power IC's due to the limitation of its on-resistance.

关 键 词：智能功率集成电路 SOI CMOS LDMOS VDMOS 

分 类 号：TN432[电子电信—微电子学与固体电子学]