低成本FPGA

作品数：43被引量：32H指数：4
导出分析报告
相关领域：电子电信更多>>
相关作者：惠琪陈宗祥葛芦生吴继华应君更多>>
相关机构：Altera公司南京大学Actel公司合肥工业大学更多>>
相关期刊：《世界电子元器件》《中国公共安全》《电子技术应用》《计算机工程与应用》更多>>
相关基金：上海市国际科技合作基金上海市教育委员会重点学科基金国家电子信息产业发展基金江苏高校优势学科建设工程资助项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于低成本FPGA的深度卷积神经网络加速器设计
《电子测量技术》2024年第10期184-190,共7页杨统 肖昊 
国家自然科学基金(61974039)项目资助。
现有的深度卷积神经网络在推理过程中产生大量的层间特征数据。为了在嵌入式系统中保持实时处理,需要大量的片上存储来缓存层间特征映射。本文提出了一种层间特征压缩技术,以显著降低片外存储器访问带宽。此外,本文针对FPGA中BRAM的特...
关键词：深度卷积神经网络 现场可编程门阵列 深度学习 
传感器端也能实现AI推理——莱迪思的低功耗、低成本FPGA方案出炉
《电子产品世界》2018年第6期86-87,共2页王莹 
网络边缘计算革命蓄势待发,不过,只有具备AI系统专长的开发人员方可驾轻就熟。随着用户寻求更高级别的智能,对于靠近IoT（物联网）数据源的低功耗推理的需求将与日俱增。这些传感器端,尤其是超低功耗的传感器端如何实现人工智能？近日,...
关键词：超低功耗 传感器 AI FPGA 推理 低成本 莱迪思半导体公司 LATTICE 
使用低成本FPGA巧妙地扩展微处理器的连接
《世界电子元器件》2014年第3期33-34,共2页
在现代电子系统设计中，微处理器是不可缺少的一个部件。然而，随着系统变得越来越复杂，拥有更广泛的功能和用户接口时，
关键词：微处理器 低成本 电子系统设计 连接 用户接口 
基于低成本FPGA的FFT设计实现被引量：2
《电子器件》2013年第4期506-509,共4页杨晶 康宁 王元庆 
国家质检公益性行业科研专项经费项目(编201110233);江苏高校优势学科建设工程资助项目
介绍一种采用FPGA计算2 048点10 bit块浮点的FFT(Fast Fourier Transform)的硬件实现方法。采用递归结构实现FFT处理模块,硬件资源消耗少;采用块浮点算法实现蝶形运算中的乘加运算,有很好的速度和精度;根据旋转因子特性减少50%的ROM资...
关键词：块浮点 递归结构 资源消耗 高频 
一种基于低成本FPGA的高速8B/10B编解码器设计被引量：6
《微计算机信息》2012年第10期189-190,480,共3页陈章进 钟国海 毕卓 
上海科学技术部项目(No.09530708600和No.09ZR1412000);上海市国际科技合作基金项(No.09700714000)的资助
本文基于Altera低成本FPGA设计并实现了一种高速8B/10B编码解码器,编码器和解码器均采用并行流水线设计,可以作为高速串行总线中的编码器和解码器用于保证直流平衡、提高时钟恢复能力等。在Altera公司软件平台QuartusⅡ上进行的综合和...
关键词：关键字 8B 10B编码 FPGA SERDES 串行总线 
低成本FPGA光纤接口卡的设计与实现
《光通信技术》2012年第9期27-29,共3页周金秋 李佩玥 章明朝 隋永新 杨怀江 
提出了一种FPGA芯片加并/串、串/并转换芯片的低成本光纤通信解决方案。该接口卡使用DSP芯片作为控制芯片,通过同步FIFO解决了FPGA芯片与DSP芯片之间跨时钟域信号的同步问题。经实际测试,验证了设计的正确性,并测量出接口卡的最高速率...
关键词：FPGA DSP 异步总线 
基于低成本FPGA的AES密码算法设计被引量：6
《通信技术》2010年第9期156-158,共3页黄前山 季晓勇 
主要介绍在逻辑资源少的现场可编程门阵列(FPGA)上实现高级数据加密标准(AES)算法设计。首先描述了AES加密算法,并在FPGA上优化实现AES算法,设计结构采用多轮加密共用一个轮运算的顺序结构,加密和解密模块共用密钥扩展模块,减少资源占用...
关键词：高级加密标准 现场可编程逻辑阵列 低成本 并行总线接口 
基于低成本FPGA的AES算法实现被引量：1
《甘肃高师学报》2009年第2期17-19,共3页苏国强 郑小平 张琦 
国家自然科学基金(批准号:10574059);甘肃省自然科学基金(编号:0710RJZA074);甘肃省教育厅第二批科研项目(编号:0711B-04);兰州交通大学"青蓝"人才工程计划资助项目
分析了高级加密算法(AES)的算法原理,对AES的硬件实现方法进行研究,优化算法结构,完成密码分组长度为128位的加密芯片设计,并且在Quartas Ⅱ 7.0下实现.
关键词：AES 加密 FPGA 流水线 RIJNDAEL 
DES算法在低成本FPGA-Cyclone上的实现被引量：3
《上海电力学院学报》2008年第2期154-156,共3页贺雪晨 马松涛 
上海市教育委员会重点课程建设项目(20065305);上海电力学院精品课程建设项目(20061108)
讨论了基于低成本现场可编程门阵列Cyclone的数据加密标准算法DES的实现,详细阐述了置换,S盒设计,以及P盒实现的方法,采用Quartus Ⅱ对算法进行了FPGA仿真,并对算法的性能进行了分析.
关键词：现场可编程门阵列 数据加密标准 QuartusⅡ 低成本 
Alter面向低成本FPGA收发器设计发售Arria GXGG开发套件
《单片机与嵌入式系统应用》2007年第12期87-87,共1页
Altera公司宣布开始提供ArriaGXFPGA系列的第一款开发套件，该系列是带有收发器的无风险、低成本FPGA。ArriaGX开发套件为PCI Express（PCIe）、SerialRapidlO（SRIO）和干兆以太网（Gbe）等高速串行接口设计提供了可靠的开发和测试环...
关键词：接口设计 FPGA 低成本 收发器 套件 开发 Altera公司 发售 
全选清除导出
共5页<12345>
检索报告 对象比较 聚类工具 使用帮助 返回顶部