时钟抖动

作品数：168被引量：276H指数：9
导出分析报告
相关领域：电子电信更多>>
相关作者：吴义华朱樟明王砚方丁瑞雪何正淼更多>>
相关机构：电子科技大学西安电子科技大学中国科学技术大学华为技术有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项中央高校基本科研业务费专项资金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学与计算机x
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种低功耗倍频延迟锁相环设计被引量：1
《微电子学与计算机》2022年第12期93-99,共7页诸荣臻 潘意杰 唐中 
宁波市“2025科技创新”重大专项(2019B10082)。
多相时钟是集成电路的关键模块之一,在模拟数字转换器(Analog-to-Digital Converter,ADC),或是时间数字转换器(Time-to-Digital Converter,TDC)等电路中有大量的应用.多相时钟通常由延迟锁相环(Delay-Locked Loop,DLL)与锁相环(Phase-Lo...
关键词：延迟锁相环 时钟抖动 低功耗 电荷泵 
基于ADC噪声分布的亚皮秒级时钟抖动测试方法被引量：3
《微电子学与计算机》2020年第3期71-75,82,共6页刘洁 王轩 龚科 马伟 周国昌 袁雅婧 
针对时钟抖动与ADC信噪比的关系,提出了一种基于ADC噪底能量分布的亚皮秒级时钟抖动的测试方法.通过建立ADC的采样误差模型,推导出时钟抖动引起的采样误差表达式,分析了时钟抖动造成的采样精度与采样频率上限,剥离出不同频点ADC噪声的成...
关键词：ADC 信噪比 时钟抖动 亚皮秒 
基于DDWS的Chirp波形产生器的电路设计与优化被引量：1
《微电子学与计算机》2013年第12期108-112,116,共6页文德钢 林基明 樊孝明 
国家自然科学基金项目(61071088);广西无线宽带通信与信号处理重点实验室基金(11105);桂林市科学研究与技术开发项目(20120104-3)
介绍了基于直接数字波形合成技术(DDWS)的线性调频(Chirp)波形产生系统的设计.提出了两种采样参考时钟源设计方案,一种是由FPGA提供,另一种是由时钟芯片提供.将不同参考时钟下数模转换器输出Chirp信号的性能作了比较,通过优化时钟设计...
关键词：时钟抖动 雷达信号 高速无线通信 CHIRP 
一种输出范围10-600MHz的高性能锁相环被引量：2
《微电子学与计算机》2008年第7期214-216,共3页褚子乔 李罗生 王东辉 侯朝焕 
在传统锁相环结构基础上设计了一种基于0.18μm CMOS工艺的高速、低功耗、低噪声的高性能混合信号锁相环.测试结果显示,该芯片在1.8V电源供电下,可以提供从10-600MHz的稳定输出信号.同时该芯片输出抖动小,在输出频率152MHz处的峰峰值抖...
关键词：锁相环 压控振荡器 时钟抖动 相位噪声 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部