静态时序分析

作品数：112被引量：141H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：曹鹏蔡志匡梁斌冯超超马驰远更多>>
相关机构：国防科学技术大学西安电子科技大学东南大学合肥工业大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=半导体技术x
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
深亚微米ASIC设计中的静态时序分析被引量：5
《半导体技术》2009年第1期45-48,共4页廖军和 叶兵 
随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键。描述了静态时序分析的原理,并以准同步数字系列(PDH)传输系统中16路E1 EoPDH(ethernet over PDH)转换器芯片为例,详细介绍了针对时钟定...
关键词：ASIC设计 时序约束 时序路径 静态时序分析 
静态时序分析中的门延时计算被引量：1
《半导体技术》2003年第7期43-46,共4页邵波 杨华中 罗嵘 汪蕙 
国家重点基础研究发展规划(G1999022903);国家自然科学杰出青年基金(60025101);"863"计划(2002AA1Z1460)项目。
静态时序分析由于速度快和容量大而广泛应用于时序验证,而门延时的计算则是静态时序分析中的关键部分。以前利用等效输出驱动点导纳函数相等原理产生的模型,由于不能很好的与等效电容公式结合,门延时的计算存在过于悲观性或乐观性结果...
关键词：静态时序分析 门延时 输出驱动点导纳函数 等效电容 集成电路设计 
片上系统芯片设计与静态时序分析被引量：2
《半导体技术》1999年第6期52-55,共4页来金梅 
提出了一种考虑了布线延迟的片上系统设计流程， 并运用一个新的、全芯片的、门级静态时序分析工具支持片上系统设计。实例设计表明， 该设计方法能使设计者得到更能反映实际版图的延迟值， 验证结果更完整、准确，
关键词：系统芯片 静态时序分析 集成电路 设计 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部