卷积码编码器

作品数：14被引量：18H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：廖红舒甘露龙光利黄瑶熊省军更多>>
相关机构：电子科技大学哈尔滨工业大学西安电子科技大学合肥工业大学更多>>
相关期刊：《北京理工大学学报》《电气电子教学学报》《山西经济管理干部学院学报》《大众科技》更多>>
相关基金：陕西省教育厅科研计划项目航天科技创新基金国家自然科学基金国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=译码器x
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
卷积码编码器和Viterbi译码器的FPGA实现被引量：3
《电子工程师》2008年第8期21-24,共4页牟崧友 
Viterbi译码是对卷积码的一种最大似然译码算法。主要介绍卷积码的Viterbi译码器的FPGA(现场可编程门阵列)实现方案。根据卷积码的特点,设计了用寄存器交换法存储幸存路径的模块,充分利用FPGA触发器资源丰富的优点。同时,为使系统在保...
关键词：卷积编码 VITERBI算法 FPGA 寄存器交换法 
卷积码编码器和Viterbi译码器的FPGA实现
《信息技术》2003年第10期7-9,22,共4页孙磊 
介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原理,并采用TOP-DOWN的设计思想,利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Altera公司的FPGA芯片上进行仿真,得到了预期...
关键词：卷积码 编码 解码 
高速低功耗维特比译码器的设计与实现被引量：7
《计算机研究与发展》2003年第2期360-365,共6页游余新 王进祥 来逢昌 叶以正 
航天科技创新基金 (天科研 [2 0 0 0 ] 0 5 190 4)
提出了一种基于改进T 算法和回溯法的高速低功耗维特比 (Viterbi)译码器 该译码器采用了并行和流水结构以提高速度 ,减少了加 比 选模块中不必要的操作 ,并在回溯过程中采用了幸存路径复用的方法 ,为利用时钟关断技术降低系统功耗提供...
关键词：高速低功耗维持比译码器 设计 回溯法 差错控制码 卷积码编码器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部