高密度可编程逻辑器件

作品数：27被引量：25H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：刘笃仁杨万海熊国海万钧力王观凤更多>>
相关机构：重庆大学西安电子科技大学三峡大学中南大学更多>>
相关期刊：《无线电技术（上海）》《电子科技文摘》《兵工自动化》《西安电子科技大学学报》更多>>
相关基金：国家部委预研基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
均匀传输线实验平台的研究
《实验科学与技术》2007年第1期12-14,共3页石岩 马克难 
对传输线上波的传播特性进行了实验研究,综合电子、计算机技术设计了有关传输线信号延迟时间测量装置和高速数据采集实验装置,采用了高密度可编程逻辑器件,因而可根据实际需要进行功能扩展。
关键词：传输线 数据采集 高密度可编程逻辑器件 
FPGA器件的在线快速配置方法被引量：1
《河南科技》2006年第9期42-43,共2页刘爱荣 卢印举 
关键词：FPGA器件 配置方法 现场可编程门阵列 电子系统设计 高密度可编程逻辑器件 Altera公司 在线 配置数据 
基于软件无线电的中频数字接收机被引量：1
《无线电技术（上海）》2005年第33期43-52,共10页荆波 丁伟强 
本文借鉴软件无线电思想，建立以高密度可编程逻辑器件为核心的通用硬件平台，通过对70M中频直接带通采样数字化，采用FPGA完成中频数字处理的所有流程。复FFT频域分析方法，可以快速捕获载波，同时便于针对信号特征采取防边带错锁措施...
关键词：数字中频接收机 捕获 跟踪 侧音测距 软件无线电 中频数字接收机 高密度可编程逻辑器件 全数字化处理 载波跟踪 频域分析方法 
Altera典型高密度可编程逻辑器件
《电子测量技术》2004年第6期39-40,共2页李奕 金杰 
文中介绍三系列典型高密度可编程逻辑器件(CPLD 与 FPGA)的结构及性能,并对器件的特点做了比较。
关键词：高密度可编程逻辑器件 FPGA CPLD 典型 性能 中介 
用HDPLD实现单相晶闸管交流全周波调功器被引量：1
《通信电源技术》2004年第1期13-15,共3页周霁 刘建林 余岳辉 
用高密度可编程逻辑器件HDPLD设计了晶闸管交流全周波调功器,详细介绍了调功器实现的原理和用HDPLD实现调功零触发的程序,并进行了实验分析。
关键词：晶闸管 全周波 调功器 高密度可编程逻辑器件 导通比 A/D转换 
基于HDPLD的FIR滤波器设计
《电子技术（上海）》2003年第12期52-54,共3页蒋青 吕翊 
文章介绍了采用高密度可编程逻辑器件(HDPLD)对FIR滤波器进行设计的原理、技术和方法,并利用MAX+PLUSⅡ开发软件进行了仿真实现。
关键词：高密度可编程逻辑器件 HDPLD FIR滤波器 设计 有限冲激响应 信号处理 
HDPLD设计工具及功能分析被引量：2
《中南民族大学学报（自然科学版）》2003年第4期38-43,共6页王礼平 王观凤 
中南民族大学科学研究基金资助项目(YZY990 0 6)
分析了 2个不同来源的 HDPL D设计工具的优势 ,介绍了主要 PL D制造厂商的开发系统和 Viewlogic PC版本的 Workview Office设计环境以及部分常用的第 3方优秀单点工具 .结合设计流程 ,从设计工具及功能层面分析和阐述了电子设计自动化...
关键词：HDPLD 设计工具 高密度可编程逻辑器件 电子设计自动化 EDA 
高密度可编程逻辑器件在先进静止无功发生器中的应用被引量：2
《现代电子技术》2003年第2期64-66,69,共4页吉平原 罗安 李正国 
介绍了在系统可编程 (ISP)技术及 ISP器件的特点 ,分析了先进静止无功发生器 (ASVG)的工作原理。并由高密度在系统可编程逻辑器件设计了 ASVG控制器。
关键词：在系统可编程技术 高密度可编程逻辑器件 先进静止无功发生器 ASVG HDPLD ISP 
用高密度可编程逻辑器件实现参数化FIR滤波器被引量：2
《重庆大学学报（自然科学版）》2002年第3期72-74,共3页唐治德 刘敏 刘晓明 
从提高FIR滤波器的处理速度出发 ,在传统结构的基础上导出减少乘、加次数的优化结构 ,并利用FLEX器件系列中的查找表LUT结构构成向量乘法器 ,快速完成乘、加运算 ,提高滤波器的工作速度并节省器件资源。最后 ,利用Altera公司的MAX +PLU...
关键词：高密度可编辑逻辑器件 参数化FIR滤波器 逻辑设计 优化结构 HPLD 数字滤波 
CPLD/FPGA的优化设计被引量：3
《电测与仪表》2002年第2期42-44,共3页熊国海 关德群 万钧力 
CPLD/FPGA面向速度或面向面积进行优化设计,在大多数情况下这两种选择是矛盾的。对速度进行优化设计,需要较多资源;对面积进行优化往往会导致系统速度降低。本文提出采用流水线设计、资源共享和预进位处理的方法解决了这个问题。
关键词：速度 面积 优化设计 CPLD/FPGA 高密度可编程逻辑器件 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部