熊国海

作品数：19被引量：28H指数：3
导出分析报告
供职机构：三峡大学电气信息学院更多>>
发文主题：PSPICE网络生态危机网络道德建设网络病毒VHDL语言更多>>
发文领域：电子电信自动化与计算机技术文化科学机械工程更多>>
发文期刊：《现代电子技术》《仪器仪表学报》《电气电子教学学报》《中国电化教育》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
正交信号发生器的设计被引量：1
《电气自动化》2009年第2期73-74,共2页熊国海 郑东 周亦山 
介绍了基于FPGA的DSP开发技术,提出了一种设计正交信号发生器的方案。利用DSP Builder建立其数学模型,实现了模块化设计,使设计变得直观。在Simulink中进行仿真验证,通过Signal Compiler将模型转化成硬件描述语言,经过QuartusⅡ仿真正确...
关键词：DSP BUILDER SIMULINK Quartus Ⅱ DDS正交信号发生器 
EDA软件及电子系统设计自动化方法
《凉山大学学报》2004年第3期17-19,共3页夏昌浩 熊国海 胡翔勇 
利用EDA软件和电子系统设计自动化方法可以提高电子系统设计速度与成功率.本文介绍一些常用电子电路分析设计软件及电子系统自动化设计方法、设计流程.
关键词：电子系统 电子技术 软件 EDA 
电子线路仿真中一些问题的讨论
《三峡大学学报（自然科学版）》2004年第4期364-365,384,共3页熊国海 夏昌浩 
通过几个例子讨论了Pspice设计中容易被忽视、或出错,但非常有用的一些功能.介绍了用Probe进行性能分析的方法及实现过程;叙述了子电路、层次电路、模型在创建中容易出错和应该注意的问题;最后对Pspice数学宏模型的建立展开了讨论.
关键词：电子线路 仿真 子电路 层次电路 数学宏模型 
Altera器件设计中的时间匹配问题的研究被引量：1
《半导体技术》2003年第12期68-71,共4页熊国海 向学军 夏昌浩 
对Altera器件设计中的时间匹配问题进行了讨论。首先介绍了什么是组合电路中的毛刺问题及它是怎样产生的,然后从软件和硬件的角度说明了怎样来解决毛刺的问题。另一方面叙述了行波时钟转换成同步设计的方法。认为只要有可能,就应当使用...
关键词：Altera器件设计 时间匹配 毛刺 行波时钟 同步设计 组合电路 集成电路 
PLD设计中多路复用器的实现方法
《电气电子教学学报》2003年第1期57-59,共3页熊国海 万钧力 袁兆强 
从三个方面讨论了 PLD设计中多路复用器的实现方法 ,说明了每种方法的特点。第一种实现方法的特点是针对 F LEX系列器件结构在查找表结构的基础上 ,对工作速度和占芯片面积进行优化。第二种是用 VHDL语言描述来实现 ,其特点是抽象描述...
关键词：多路复用器 PLD 宏模块 VHDL CPLD 
论网络生态危机与网络道德建设被引量：7
《中国电化教育》2002年第12期62-64,共3页刘新云 张瑗 熊国海 
网络为人类社会活动提供了广阔的空间,但它在造福人类的同时,也向传统道德伦理提出了挑战。本文列举了部分网络生态危机的具体表现形式,并对网络道德建设进行了探讨。
关键词：网络生态危机 网络道德建设 网络病毒 黑客 法规建设 防范措施 
汽车前轮侧滑计算机检测系统的设计被引量：3
《工业仪表与自动化装置》2002年第6期42-44,共3页万钧力 熊国海 夏平 
湖北省教育厅重点科研项目(98A034)
　该文介绍了采用计算机技术检测汽车前轮侧滑量的方法和工作原理,着重讨论了检测系统的硬、软件设计,这种设计较好地解决了动态检测过程中测量速度与测量精度之间的矛盾。
关键词：汽车 前轮 侧滑 计算机检测系统 设计 动态检测 
PSpice在电子技术实验教学中的应用
《集成电路应用》2002年第10期76-77,共2页熊国海 黄南山 
本文通过几个实例介绍了PSpice在电子技术实验教学中的应用，解决了一些传统的实验教学方法所不易或不能解决的教学问题。
关键词：PSPICE 电子技术实验教学 计算机模拟 晶体管特性曲线 时序电路 
绝缘栅场效应管工作原理的统一表述
《三峡大学学报（自然科学版）》2002年第5期397-400,共4页陈德芳 熊国海 刘敏 
关于绝缘栅场效应管的工作原理,现行教材有几种不同的讲解,观点各不相同。结构示意图和特性曲线画法不同。但是,对同一类的场效应管而言,结构示意图和特性曲线只能有一种表述形式是正确的。从场效应管的基本结构出发,用新观点、新方法...
关键词：绝缘栅场效应管 耗尽层 单一离子层 击穿 
VHDL语言逻辑综合的研究
《电测与仪表》2002年第8期36-38,57,共4页刘新云 熊国海 
VHDL语言的逻辑综合就是将较高抽象层次的描述自动转换到较低抽象层次描述的一种方法。本文对VHDL语言综合进程作了详细的讨论,认为综合过程就是将RTL级描述、对设计的电路约束和属性及工艺库这些输入产生一个优化的门级网表。
关键词：VHDL 逻辑综合 描述 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部