WALLACE树

作品数：38被引量：112H指数：7
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：许琪沈绪榜葛亮严晓浪施隆照更多>>
相关机构：国防科学技术大学浙江大学电子科技大学中国科学院更多>>
相关期刊：《西安电子科技大学学报》《福州大学学报（自然科学版）》《软件导刊》《数字技术与应用》更多>>
相关基金：国家高技术研究发展计划国家自然科学基金国家部委预研基金武汉市科技攻关计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=电子设计工程x
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向RISC-V嵌入式处理器的浮点单元设计与移植被引量：1
《电子设计工程》2023年第7期119-123,131,共6页唐俊龙 吴圳羲 卢英龙 黄智昌 邹望辉 
柔性电子材料基因工程湖南省重点实验室开放基金(202015);长沙理工大学研究生科研创新项目(6110201-000101201)。
针对软件实现浮点运算的速度无法满足RISC-V嵌入式处理器浮点运算的需求,设计了一种由浮点加法器和浮点乘法器构成的浮点单元(FPU),其中浮点乘法器提出了新型的Wallace树压缩结构,提高了压缩速率。在“蜂鸟E203”处理器中,完成浮点指令...
关键词：RISC-V处理器 two-path WALLACE树 浮点单元 移植 
一种基于改进基4 Booth算法和Wallace树结构的乘法器设计被引量：4
《电子设计工程》2019年第16期145-150,共6页吴美琪 赵宏亮 刘兴辉 康大为 李威 
辽宁省教育厅研究生教育教学改革联合培养项目(辽教函[2017]24号);2016年辽宁省博士科研启动基金指导计划项目(20161094)
以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积;用传输门构成基本压缩器,并在此基础...
关键词：乘法器 改进的基4Booth算法 部分积阵列 WALLACE树 压缩器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部