FPGA/CPLD

作品数：100被引量：275H指数：8
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：井新宇梅雪松陶涛张东升范多旺更多>>
相关机构：中国科学院上海交通大学江阴职业技术学院西华大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金湖南省自然科学基金武汉市科技计划项目“九五”国家科技攻关计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=集成电路通讯x
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
低电压FPGA/CPLD在5伏系统中的应用被引量：1
《集成电路通讯》2008年第2期10-14,共5页张宪起 李金宝 冯业胜 
介绍了不同电压接口存在的问题以及不同电压的逻辑标准,对低压FPGA/CPLD与5V电平接口的4种情形进行了详细分析,并以低压MAXⅡ芯片EPM1270为例介绍低压FPGA/CPLD在5伏系统中的应用方法。
关键词：低压混合系统 FPGA/CPLD MAXⅡ芯片 3.3V 5V 
基于FPGA/CPLD控制系统的设计方法被引量：1
《集成电路通讯》2007年第2期1-6,共6页张宪起 鲁争焱 张浩然 
介绍了用FPGA/CPLD实现控制系统自顶向下的设计方法,以一个控制系统实例介绍了控制系统中小数分频的设计方法,用ALDEC公司的Active-HDL进行状态图设计,以及如何用流水设计的方法提高控制系统的运行速度。
关键词：控制系统 FPGA/CPLD 小数分频 Active—HDL 状态图 流水设计 
FPGA/CPLD系统多种形式分频器的设计与实现被引量：2
《集成电路通讯》2005年第4期25-29,共5页张宪起 
介绍了FPGA/CPLD器件的特点,并通过Altera公司的QuartusⅡ4.2软件开发平台,利用VerilogHDL硬件描述语言输入方式和原理图输入方式,给出了可预置任意整数分频器、半整数分频器、小数分频器及具有时序关系的多路分频器的设计方法。
关键词：FPGA/CPLD VERILOG HDL QuartusⅡ4.2 整数分频 小数分频 多路分频 
FPGA/CPLD设计软件Active-HDL的特点与应用实例
《集成电路通讯》2005年第2期45-52,共8页张宪起 
介绍了Active-HDL软件的设计流程和设计过程中的有关仿真,以RAM实例说明该软件的特点及内存的描述和仿真方法,以交通灯控制器为例介绍状态机的描述方法,以数码管动态扫描显示为例介绍测试文件(testbench)的编写方法,以计数器为例介绍模...
关键词：Active FPGA/CPLD HDL 应用实例 设计软件 特点 交通灯控制器 动态扫描显示 设计过程 设计流程 仿真方法 描述方法 编写方法 显示功能 模拟波形 RAM 状态机 数码管 计数器 内存 文件 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部