云南高校图书馆联盟文献共享服务平台- 咬尾卷积码

咬尾卷积码: 作品数：21被引量：20H指数：3; 导出分析报告; 相关领域：电子电信更多>>; 相关作者：平磊白宝明王加庆曹明星孙韶辉更多>>; 相关机构：西安电子科技大学中兴通讯股份有限公司重庆邮电大学华为技术有限公司更多>>; 相关期刊：《现代通信技术》《电子与信息学报》《信号处理》《电子技术应用》更多>>; 相关基金：国家科技重大专项国家自然科学基金上海市国际科技合作基金国家高技术研究发展计划更多>>

-

在结果中检索

检索结果分析

结果分析中...

选择条件：

学科=电子电信—电路与系统

共条记录，以下是1-4

全选清除导出

参考文献引证文献引用追踪

视图：

排序：

TD-LTE系统咬尾卷积码译码算法研究被引量：2: 《信息技术》2015年第9期144-146,150,共4页李佳朱宇霞洪媛; 在TD-LTE系统中,要获得准确可靠的信道传输,就要在发送端采用差错控制编码。而卷积码作为一种前向纠错技术被应用于很多现代通信系统中,此外采用卷积码编码的数据在接收端通常都采用Viterbi译码来实现。首先介绍了咬尾卷积码编码原理,...; 关键词：咬尾卷积码 VITERBI译码 MATLAB仿真

一种应用于LTE系统的Viterbi译码算法被引量：2: 《电信科学》2010年第7期99-103,共5页李小文罗友宝; 国家科技重大专项"TD-LTE无线综合测试仪表开发"; LTE(long term evolution,长期演进)系统中采用了咬尾卷积码和Turbo码来实现前向纠错,Viterbi译码是卷积码的一种杰出的译码算法,它是一种最大似然译码方法。本文基于LTE系统中的咬尾卷积码,详细分析了几种较成熟的Viterbi译码算法,并...; 关键词：长期演进前向纠错咬尾卷积码 VITERBI译码

TD-LTE系统中咬尾卷积码译码器的FPGA实现被引量：2: 《电子测试》2010年第3期57-61,共5页林丹李小文; 在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬...; 关键词：LTE系统咬尾卷积码 VITERBI译码 FPGA实现

基于FPGA的咬尾卷积码编码器的实现被引量：1: 《电子科技》2007年第11期55-58,共4页王润荣张向东许兵舰; 在阐述咬尾卷积码编码器基本工作原理的基础上,提出了基于Verilog HDL语言设计(2,1,6)咬尾卷积码编码器的方法。给出了利用现场可编程门阵列器件设计的咬尾卷积码编码器电路,并进行了编译和波形仿真,综合后下戢到FPGA芯片StratixⅡGX:EP...; 关键词：咬尾卷积码 VERILOG HDL IEEE 802.16e

全选清除导出

共1页<1>

检索报告对象比较聚类工具使用帮助返回顶部