雷剑虹

作品数：1被引量：2H指数：1
导出分析报告
供职机构：华东师范大学信息科学技术学院电子工程系更多>>
发文主题：HDL语言VERILOG亚稳态时钟设计问题更多>>
发文领域：电子电信更多>>
发文期刊：《华东师范大学学报（自然科学版）》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
可编程器件设计中跨时钟域的同步设计问题被引量：2
《华东师范大学学报（自然科学版）》2004年第3期66-70,92,共6页雷剑虹 金之诚 沈建国 
介绍可编程器件异步设计中的亚稳态现象及其可能造成的危害,阐述同步设计的重要性.通过具体的设计实例论证了跨时钟域同步处理的必要性,并给出一种实现跨时钟域同步处理的方法和具体电路实例.
关键词：亚稳态 异步设计 同步设计 VERILOG HDL语言 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部