王江

作品数：5被引量：9H指数：2
导出分析报告
供职机构：中国科学院微电子研究所更多>>
发文主题：快速傅立叶变换FFT处理器集成电路设计处理器设计FFT更多>>
发文领域：电子电信自动化与计算机技术电气工程更多>>
发文期刊：《微电子学与计算机》《电子器件》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种无线局域网专用高性能FFT处理器设计
《电子器件》2007年第2期475-480,共6页王江 黑勇 郑晓燕 仇玉林 
针对基8算法提出一种无冲突地址生成方法,设计了802.11a专用FFT处理器,整体采用流水处理,实现了一种高性能FFT硬件架构,各级RAM采用乒乓操作,每个RAM均由8个独立的SRAM存储体组成,通过对循环移位寄存器译码,蝶算单元并行无冲突读写RAM...
关键词：无线局域网 快速傅立叶变换 无冲突地址生成 并行计算 流水线 
基于无冲突地址生成的高性能FFT处理器设计被引量：2
《微电子学与计算机》2007年第3期15-19,共5页王江 黑勇 郑晓燕 仇玉林 
提出一种基于存储器交织架构的FFT处理器设计方法,并且针对基-8FFT提出一种无冲突地址生成算法,数据按帧进行操作。每个存储器均划分为8个独立的存储体,通过对循环移位寄存器译码,蝶式运算单元并行无冲突读写操作数,8通道输入数据进行...
关键词：快速傅立叶变换 存储器交织 无冲突地址生成 高基 固定基 
一种RISC微处理器的快速乘除法运算设计与实现被引量：3
《电子器件》2007年第1期162-166,共5页王江 黄秀荪 陈刚 杨旭光 仇玉林 
定点尾数乘除法器是相应32位浮点运算的核心部件,针对工控应用,本文采用半定制方法完成了设计并且采用TSMC0.18微米工艺实现.乘法器采用基4Booth编码,通过对符号位、隐含位的处理减少了部分积的生成,并在Wallace树求和过程中,引入4:2压...
关键词：保留进位加法器 布斯编码 乘法器 除法器 集成电路设计 
基于基金会现场总线协议的接口芯片设计被引量：1
《电子器件》2006年第3期976-980,共5页王江 黄秀荪 仇玉林 
介绍了一个基于基金会现场总线协议的专用接口芯片设计。该芯片(HKFF)依据IEC61158标准的物理层及数据链路层规范设计,实现接收和发送31.25 kbit/s的数据处理,帧同步,自动地址匹配,帧检测序列产生/校验,曼彻斯特编解码等功能。为便于软...
关键词：基金会现场总线 专用集成电路 集成电路设计 
低电压低功耗CMOS采样保持电路被引量：3
《电子器件》2006年第2期318-321,共4页郑晓燕 王江 仇玉林 
设计了一个用于流水线型模数转换器的低压采样保持电路。为降低采保电路中运放的功耗,本文采用了增益补偿的采样保持电路结构,从而用简单的低增益运放达到高精度的效果,并从运放输出建立时间的角度对其输入电流进行优化。为了提高精度,...
关键词：低电压 低功耗 采样保持 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部