刘永旺

作品数:6被引量:5H指数:1
导出分析报告
供职机构:东南大学更多>>
发文主题:CMOS锁相环数据恢复电路CH2.5GB/S更多>>
发文领域:电子电信自动化与计算机技术更多>>
发文期刊:《电气电子教学学报》《光通信研究》《Journal of Semiconductors》更多>>
所获基金:国家高技术研究发展计划更多>>
-

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
条 记 录,以下是1-6
视图:
排序:
2.5Gb/s/ch 0.18μm CMOS Data Recovery Circuit
《Journal of Semiconductors》2007年第5期692-695,共4页刘永旺 王志功 李伟 
A 2.5Gb/s/ch data recovery (DR) circuit is designed for an SFI-5 interface. To make the parallel data bit-synchronization and reduce the bit error rate (BER) ,a delay locked loop (DLL) is used to place the cente...
关键词:data recovery delay locked loop bit-synchronization 
2.5Gb/s 0.18μm CMOS Clock and Data Recovery Circuit被引量:2
《Journal of Semiconductors》2007年第4期537-541,共5页刘永旺 王志功 李伟 
A 2.5Gb/s clock and data recovery (CDR) circuit is designed and realized in TSMC's standard 0.18/μm CMOS process. The clock recovery is based on a PLL. For phase noise optimization,a dynamic phase and frequency de...
关键词:clock recovery data recovery phase locked loop dynamic phase and frequency detector 
2.5Gbps/ch两通道并行时钟数据恢复电路
《Journal of Semiconductors》2007年第3期460-464,共5页刘永旺 王志功 李伟 
采用TSMC公司标准的0.18μm CMOS工艺,结合锁相环和延迟锁相环技术,设计并制作了一个全集成的2.5Gbps/ch并行时钟数据恢复电路.与传统并行数据恢复电路相比,该电路不需要本地参考时钟,并且恢复出的并行数据是位同步的.输入2路并行的231-...
关键词:并行时钟数据恢复 锁相环 延迟锁相环 位同步 
1·244GHz 0·25μm CMOS低功耗锁相环被引量:1
《Journal of Semiconductors》2006年第12期2190-2195,共6页刘永旺 王志功 李伟 
采用TSMC公司的标准0·25μmCMOS工艺,设计并实现了一个全集成的1·244GHz低功耗锁相环,提出了一种锁相环相位噪声的行为级模拟方法.锁相环的核心功耗仅为12mW,输出时钟信号均方抖动为6·1ps,单边带相位噪声在10kHz频偏处为-106dBc/Hz.
关键词:锁相环 鉴频鉴相器 电荷泵 压控振荡器 
一种新型任意多模移位计数器
《电气电子教学学报》2005年第2期40-44,共5页沈正元 肖洁 刘永旺 王志功 
提出了一种新型移位计数器,用实例讨论了各种双模、多模移位计数器的设计。因为移位计数器的设计可查已有的反馈函数表达式,所以十分容易。这种新型移位计数器不仅可以用于在吞脉冲技术中提高前置分频器的工作速率,而且特别适宜在有较...
关键词:移位计数器 规则序列 反馈函数 双模计数器 多模计数器 移位码 
甚短距离光传输中保护和错误检测通道的实现被引量:2
《光通信研究》2004年第2期27-30,共4页苗澎 王志功 王晓明 刘永旺 王静波 
国家"八六三计划"通信技术主题资助项目(2001AA122032)
简要介绍了甚短距离VSR4-01.0光传输系统,通过实现保护通道和错误检测通道的功能,以确保光纤数据传输的正确性.采用VerilogHDL语言设计保护通道和错误检测通道,并进行了仿真.选用Altera公司的MercuryEP1M350F780C5FPGA芯片进行了逻辑功...
关键词:甚短距离光传输 VSR4-01.0 保护通道 错误检测通道 FPGA VHDL语言 
检索报告 对象比较 聚类工具 使用帮助 返回顶部