戎世怡

作品数：1被引量：0H指数：0
导出分析报告
供职机构：上海交通大学更多>>
发文主题：IC版图IC集成电路互连线时延估计更多>>
发文领域：电子电信更多>>
发文期刊：《微电子学》更多>>
所获基金：国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
高性能IC版图综合中的互连线时延估计模型
《微电子学》2003年第1期5-8,共4页周骥伟 戎世怡 刘凌志 戎蒙恬 
863"高技术研究发展计划资助项目(863-SOC-Y-3-3-2)
　提出了一组适用于高层综合并考虑各种优化技术的互连时延估计模型,包括最优线宽设计(OWS)、缓冲插入和线宽设计(BIWS)。同Spice给出的模拟结果相比,它们能够给出准确的估计。该模型的时间的阶为一常量。因此,这些简单、快速、准确的...
关键词：集成电路 互连线 时延估计 版图综合 IC版图 线宽设计 缓冲插入 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部