王文丞

作品数：2被引量：7H指数：1
导出分析报告
供职机构：中国科学院深圳先进技术研究院更多>>
发文主题：AHB总线网络拓扑结构通信系统通信接口收发器更多>>
发文领域：自动化与计算机技术更多>>
发文期刊：《微电子学与计算机》更多>>
所获基金：贵阳市科学技术计划项目国家自然科学基金国家重点基础研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种兼容AHB总线的Nor Flash控制器IP设计被引量：7
《微电子学与计算机》2013年第6期88-91,96,共5页田鹏 聂泽东 张正平 王文丞 王磊 
国家"九七三"计划项目(2010CB732606);贵阳市科技计划项目(筑科合同[2011204]34号);国家自然基金项目(60932001;61072031)
为满足医学系统芯片(SOC)的低成本、低功耗、微型化的需求,定制了一款兼容AHB总线接口的NorFlash控制器IP.该设计针对常规Flash控制器功能繁杂,读写数据需长时间等待等缺点,采用了硬件解锁、简化块擦除模块和增加写操作数据寄存器等优...
关键词：AHB总线 NOR FLASH 控制器 IP 
一种兼容AMBA总线的实时高效静态存储管理IP的设计与实现
《微电子学与计算机》2012年第10期140-143,147,共5页王文丞 奉世玉 陈川 聂泽东 王磊 
设计了一种兼容AMBA2.0AHB总线的实时高效存储管理IP——静态存储管理IP.与虚拟存储管理技术相比,IP可以为实时系统芯片的高实时性提供良好的保障,它完成一次存储器访问最多需要2个时钟延时,最少可以达到0延时传输.同时它具有结构简单...
关键词：实时系统芯片 静态存储管理 AMBA2.0 AHB总线 VERILOG HDL 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部