常轶松

作品数：5被引量：19H指数：3
导出分析报告
供职机构：中国科学院计算技术研究所更多>>
发文主题：FPGA处理器服务器内存抽屉式更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《高技术通讯》《计算机研究与发展》《电子与信息学报》《国防科技大学学报》更多>>
所获基金：国家自然科学基金中国科学院战略性先导科技专项更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向通用处理器芯粒架构探索和评估的系统级模拟器
《电子与信息学报》2024年第12期4575-4588,共14页张聪武 刘澳 张科 常轶松 包云岗 
中国科学院战略性先导科技专项(XDA0320000,XDA0320300);国家自然科学基金重大项目(62090020)。
随着摩尔定律的逐步失效,芯片制造工艺的提升愈发困难,芯片性能的提升面临“面积墙”问题,chiplet(芯粒)技术开始被广泛采用来解决此问题。然而,面向chiplet引入的架构设计参数,目前的体系结构模拟器面临新的挑战。为了能够探索chiplet...
关键词：芯粒 设计空间探索 体系结构模拟器 缓存系统 
基于SoC-FPGA的RISC-V处理器软硬件系统级平台被引量：4
《计算机研究与发展》2023年第6期1204-1215,共12页齐乐 常轶松 陈欲晓 张旭 陈明宇 包云岗 张科 
中国科学院战略性先导科技专项(XDA0320000,XDA0320300);国家自然科学基金重大项目(62090020).
构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求,简化现有基于FPGA的处理器系统级原型平台构建方法,提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台,以实现目标软...
关键词：硅前系统级平台 软硬件全系统评估 RISC-V指令集处理器 SoC-FPGA 
处理器芯片敏捷设计方法:问题与挑战被引量：9
《计算机研究与发展》2021年第6期1131-1145,共15页包云岗 常轶松 韩银和 黄立波 李华伟 梁云 罗国杰 尚笠 唐丹 王颖 解壁伟 喻文健 张科 孙凝晖 
国家自然科学基金重大项目(62090020)。
现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度(开发周期、开发成本和复杂度)为新的导向指标,在兼顾...
关键词：处理器芯片设计 面向对象体系结构 设计范式 芯片敏捷设计语言 EDA工具 
面向图计算应用的处理器访存通路优化设计与实现
《国防科技大学学报》2020年第2期13-22,共10页张旭 常轶松 张科 陈明宇 
国家重点研发计划资助项目(2017YFB1001602);国家自然科学基金资助项目(61702485);中国科学院青年创新促进会资助项目(2017143)。
针对图计算应用的访存特点,提出并实现一种支持高并发、乱序和异步访存的高并发访存模块(High Concurrency and high Performance Fetcher,HCPF)。通过软-硬件协同的设计方法,HCPF可同时处理192条共8种类型的内存访问请求,且访存粒度可...
关键词：内存级并行 访存通路 图计算应用 
SoPC FPGA云平台软硬件协同交互框架被引量：6
《高技术通讯》2020年第4期342-347,共6页赵然 常轶松 刘波 刘超伟 陈明宇 张科 
国家重点研发计划(2016YFB1000401);中国科学院C类战略先导科技专项(XDC05030400);国家自然科学基金(61702485);中国科学院青年创新促进会(2017143);中国科学院计算所创新课题(20196010);计算机体系结构国家重点实验室创新(CARCH4410)资助项目。
针对现有商用现场可编程门阵列(FPGA)云服务(FaaS)平台部署密度低、成本高的问题,提出一种基于可编程片上系统(SoPC)FPGA软硬件协同框架部署云平台的方法。该框架在满足一定性能需求的前提下,实现高密度、低成本、方便管理的SoPC FPGA...
关键词：现场可编程门阵列(FPGA)云服务(FaaS) 深度学习 加速器 存储阵列 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部