杨祎

作品数：2被引量：3H指数：1
导出分析报告
供职机构：中国科学院计算技术研究所更多>>
发文主题：锁相环传输电路HIGH_SPEEDPVTPLL更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《Journal of Semiconductors》《微电子学与计算机》更多>>
所获基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
A PVT Tolerant Sub-mA PLL for High Speed Links被引量：2
《Journal of Semiconductors》2008年第10期1873-1878,共6页杨祎 杨丽琼 张锋 高茁 黄令仪 胡伟武 
国家自然科学基金(批准号:60673146,60703017,60736012);国家高技术研究发展计划(批准号:2007AA01Z114);国家重点基础研究发展计划(批准号:2005CB321600)资助项目~~
A sub-mA phase-locked loop fabricated in a 65nm standard digital CMOS process is presented. The impact of process variation is largely removed by a novel open-loop calibration that is performed only during start-up bu...
关键词：PLL PVT variation JITTER 
高速低功耗传输电路的时钟系统设计被引量：1
《微电子学与计算机》2008年第1期108-111,共4页黄志正 杨祎 高茁 
国家自然科学基金项目(60673146);国家“八六三”计划项目(2005AA110010,2005AA119020);国家“九七三”计划发展项目(2005CB321600)
利用锁相环(PLL)为高速低功耗并行传输电路发射机生成时钟信号的系统。设计了一个稳压器(Voltage Regulator),为PLL中对噪声敏感的模块提供低噪声的电压源。在此基础上提出了一种新型的动态改变工作频率的方法,应用于源同步(source-sync...
关键词：时钟 锁相环 高速传输 功耗 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部