-
在结果中检索

检索结果分析

结果分析中...
检索条件："关键词=全并行模数转换器 "
共 条 记 录，以下是1-5

发文量、被引量趋势图

全选清除导出
参考文献引证文献引用追踪
视图：
排序：
显示条数：
10bit 100MS/s混合型模数转换器被引量：2
《西安电子科技大学学报》2018年第3期80-85,116,共7页张章 余文成 解光军 
国家自然科学基金资助项目(6140403;61674049)
为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出...
关键词：全并行模数转换器 逐次逼近型模数转换器 开关切换策略 高位电容跳过与复用 
4位5GS/s 0.18μm CMOS并行A/D转换器被引量：1
《微电子学》2009年第3期315-319,共5页谢莉 王春华 肖奔 
基于0.18μm CMOS工艺,设计了一种最大采样速率为5GS/s的4位全并行模数转换器。设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度...
关键词：模数转换器 全并行模数转换器 CMOS电路 流水线 
一种改进的2位全并行A/D转换器
《微电子学》2015年第6期702-705,共4页史海峰 黄海生 
陕西省科技统筹创新工程计划项目(2012KTCQ01-06);陕西省教育厅产业化培育项目(2013JC10);国家科技重大专项资助项目(2013ZX03001010-003);西安邮电大学青年教师科研基金资助项目(101-0490)
基于0.18μm CMOS工艺,设计了一种改进的2位全并行A/D转换器。ADC的输入信号采用差分输入形式,差模输入信号经过源跟随器后直接进入比较器,去除了参考电压所需的电阻网络和模拟采样保持电路模块。在编码电路之后加入一个数字采样保持器...
关键词：全并行模数转换器 数字采样保持 CMOS工艺 
脉冲超宽带系统中的高速低功耗ADC设计
《微电子学》2014年第5期569-572,共4页王峥 黄鲁 方毅 李文嘉 
国家科技重大专项"基于脉冲体制的多媒体终端高速数据无线传输系统研发和示范"(2011ZX03004-002-01)
采用TSMC 0.13μm CMOS工艺,设计并实现了一种适用于脉冲超宽带无线通信系统的低功耗高速单比特模数转换器(ADC)。芯片内部采用并行数据降速输出电路。芯片测试结果表明,该ADC最高采样率为2.5GS/s,单比特模数转换器最小分辨率为10mV,芯...
关键词：超宽带系统芯片 全并行模数转换器 高速 低功耗 CMOS 
基于0.13μm SiGe BiCMOS工艺的10 GS/s、3 bit模数转换器被引量：2
《南京邮电大学学报（自然科学版）》2019年第5期26-33,共8页张翼 沈宇 李晓鹏 杨磊 刘中华 郭宇锋 
国家自然科学基金(61804081);中国博士后基金(2018M642292);东南大学毫米波国家重点实验室开放课题(K201727);射频集成与微组装技术国家地方联合工程实验室开放课题(KFJJ20170203);南京邮电大学校级科研基金(NY215138)资助项目
基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码...
关键词：全并行模数转换器 SIGE BICMOS工艺 差分编码电路 超高速 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部