集成电路多层铜布线阻挡层CMP技术与材料  

Technology and Slurry of Barrier CMP in ULSI with Cu Interconnection

作　　者：李薇薇[1] 檀柏梅[1] 周建伟[1] 刘玉岭[1] 

机构地区：[1]河北工业大学微电子研究所,天津300130

出　　处：《半导体技术》2006年第5期334-336,345,共4页Semiconductor Technology

基　　金：国家自然科学基金资助项目(60176033);河北省自然科学基金资助项目(502029)

摘　　要：以化学机械全局平面化(CMP)动力学过程和机理为基础,在抛光浆料中采用粒径为1 5～20nm的硅溶胶作为CMP磨料,保证了高的抛光速率(200nm/min),同时可有效降低表面粗糙度,减少损伤层的厚度。The smaller size ranging from 15-20nm silica sols is chosen as abrasive, which is based on the investigation of the polishing kinetics process and mechanism of CMP. The polishing slurry with smaller abrasive and polishing technology effectively can reduce the roughness and thickness of the damaged layer and also afford high polishing rate （200nm/min）.

关 键 词：超大规模集成电路 阻挡层 钽 化学机械抛光 抛光浆料 

分 类 号：TN305.2[电子电信—物理电子学]