晶圆级异构集成3D芯片互连技术研究  

Interconnecting Technology of Wafer-level Heterogeneous Integrated 3D Chips

作　　者：田飞飞[1] 凌显宝 张君直[1] 叶育红[1] 蔡传涛 赵磊 陶洪琪[1] TIAN Feifei;LING Xianbao;ZHANG Junzhi;YE Yuhong;CAI Chuantao;ZHAO Lei;TAO Hongqi(Nanjing Electronic Devices Institute,Nanjing,210016,CHN)

机构地区：[1]南京电子器件研究所,南京210016

出　　处：《固体电子学研究与进展》2023年第3期F0003-F0003,共1页Research & Progress of SSE

摘　　要：南京电子器件研究所基于芯片微凸点制备工艺和倒装互连工艺,进行了GaAs,GaN等晶圆级异构集成3D芯片互连工艺的研究,实现了芯片与芯片堆叠(Die to die,D2D)到芯片与圆片堆叠(Die to wafer,D2W)的技术性突破。芯粒间采用耐腐蚀、抗氧化、有良好塑性变形的金凸点作为互连材料。

关 键 词：晶圆级 金凸点 芯片堆叠 圆片 异构集成 倒装互连 互连技术 3D芯片 

分 类 号：TN405[电子电信—微电子学与固体电子学]